Устройство для синхронизации вычислительной системы

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 94 14 19) 4 С 06 Р 1/04 ИСАНИЕ ИЗОБРЕТЕНИ Цниаг,ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Н АВТОРСКОМУ СВИДТЕЛЬСТ(71) Научно-исследовательский физико технический институт при Горьковском государственном университете им. Н.И.Лобачевского(56) Авторское свидетельство СССР 11 ф 1068921, кл, С 06 Р 1/04, 1982.Авторское свидетельство СССР У 1149235, кл, С 06 Р 1/04 1983, (54) УСТРОЙСТВО ДЛЯ СИНХРОЬ ГЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ(57) Изобретение относится к автоматИке и вычислительной технике и мс" жет быть использовано для синхронизации вычислительной системы, работающей в реальном времени, Цельюизобретения является увеличение тоности синхронизации. Устройство содержит задающий генератор 1, регис2, группу элементов НЕ 3, элементИ 4, управляемый делитель 5 частотысчетчик б, дешифратор 7, Допустимаотносительная погрешность генератора равна +2" ИоПодключая допонительные разряды к счетчику 6 ирегистру 2, увеличивая таким образом и, можно обеспечить высокую тность синхронизации даже при отностельно невысокой стабильности генератора. 4 ил.40 45 50 55 Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для синхронизациивычислительной системы, работающейв реальном времени.Целью изобретения является повышение точности синхронизации.На фиг.1 приведена принципиальнаясхема устройства; на фиг,2 - временные диаграммы работы устройства; нафиг.3 " структурная схема управляемого делителя частоты; на фиг,4 -схема 21-разрядного управляемогоделителя частоты,Устройство содержит задающий генератор 1, регистр 2, группу элементов НЕ 3, элемент И 4, управляеьый делитель 5 частоты счетчик 6,дешифратор 7, тактовый вход 8, вход9 установки и выходы 10 устройства,Делитель 5 частоты содержит счетчик 11, элементы 12 и 13 запрета,элементы И 14 - 19 и элемент ИЛИ 20,Для приема 21-разрядного делителячастоты используются делители 2124 частоты и элемент НЕ-ИЛИ 25.Устройство работает следующим образом. После включения устройства на вход 9 запуска подается сигнал, который разрешает прохождение стробирующего сигнала с тактового входа 8 через элемент И 4 на вход сброса в "0" счетчика 6. При этом нулевой код счетчика 6 переписывается стробирующим сигналом в регистр 2, По окончании стробирующего сигнала запуска с входа 9 должен быть снят сигнал запуска. Нулевой код с выхода регистра 2 преобразуется элементами НЕ 3 груп" пы, в и-разрядный код А,=011111, который поступает на управляющие входы делителя 5, Последний. преобразует частоту й, импульсов генератора 1 согласно выражению(1)Счетчик 6 под действием входных импульсов генерирует на выходе циклически изменяющийся двоичный код, который поступает на дешифратор 7.и На выходе дешифратора формируется 2 выходных импульсных последовательностей. Через время Т, равное периоду стробирующего сигнала, код с выхода счетчика 6 переписывается в регистр 2, Если частота Г генератора 1 рав 10 15 20 25 30 на номинальной частоте Е котораядолжна быть подобрана согласно выражению Г = 2 (2) то в момент действия стробирующего сигнала в счетчике 6 будет нулевой код, При этом работа делителя в следующем периоде Т описывается выражением (1),Если частота 1, отклонилась от номинальной частоты Е то в счетчике 6 в момент действия стробирующего сигнала находится код 6 А, отличный от нуля, при этом если ГЙ то кодА отрицательный (в старшем и-м разряде кода единица), если Йй то код Ь А положительный (в старшем и-м разряде кода ноль). Код 11 А преобразуется элементами НЕ 3 группы в код А, согласно выражению А = Ао - 6 А, а частота 2 на выходе делителя 5 равнаАГ =й -2"Если ЬАъ О, то й (О 5 Е, следовательно, в счетчик 6 в следующем периоде Т поступает большее число импульсов, которое компенсирует ошибку, полученную в предыдущем периоде Т, Если Ь АО, то Е0,5 Е, а в счетчик 6 поступает меньшее число импульсов, чем в предыдущем периоде Т.Управляемый делитель 5 частоты может быть выполнен на микросхемах К 155 ИЕ 8. Элемент запрета предназначен для формирования импульса переноса на следующую ступень делителя, а элементы И 14 - 19 формируют импульсные последовательности, частота которых в зависимости от номера элемента изменяется по двоичному закону,На выходе элемента И 14 формируетсяпоследовательность, содержащая каждый второй импульс делителя, на выходе элемента И 15 - каждый четвертый и т.д. Элементы И 14 - 19 стробируются сигналами управляющего кода. При единичном сигнале в соответствующем разряде управляющего кода соответствующая последовательность импульсов пропускается на элемент ИЛИ 20, а при нулевом запрещается, Таким образом, в зависимостиот управляющего кода за один циклпересчета счетчика 11 на выходе микросхем К 155 ИЕ 8 может быть получено1456942 Устройство для синхронизации вычислительной системы, содержащее задающий генератор, элемент И, счетчик и дешифратор, причем разрядные выходы счетчика соединены с входами дешифратора, выходы которого являются выходами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения точности синхронизации, в устройство введены регистр, группа элементов НЕ, управляемый делитель частоты, причем выход задающего генератора соединен с информационным входом управляемого делителя частоты, -выход которого соединен со счетным любое число импульсов от 0 до 63,Для получения делителей большей разрядности, чем 6, микросхемы соединяются последовательно.П р и м е р. Е = 2 Гц, и6,Т1 с (используются метки временисистемы единого времени с частотой1 Гц), тогда 0 = 21, А2 - ,Рассматриваются четыре последова" 10тельных цикла: 1 цикл - частота генератора Е, = 2 - 50 Гц; 2 цикл -Е, = 2 Гц; 3 цикл - Е, =2 +50 Гц;О й4 цикл - Е2 + 50 Гц. Работаустройства для данного случая поясняется временной диаграммой (фиг.2).В первом цикле после сброса устройства код 6 А=О, код А=Ао- ЬА=2 -1, Е (2 -50)(2 "1)/2 ф 2 -26,В счетчик Ь поступает каждый второй импульс с генератора 1 (фиг.2,г).За первый цикл в счетчик 6 поступает20 - 26 импульсов, а в регистр 2 вконце цикла записывается код А -26.На выходах дешифратора последовательно формируются импульсы, причем пос"ледние 26 импульсов в первом циклене успевают сформироватьсяВо втором цикле код 6 А= -26, А,=2 +25, Е=2 (2 +25) /2 =2 +25, 30В счетчик 6 поступают каждый второй импульс генератора и 25 дополнительных импульсов, распределенньмравномерно по всему циклу (на фиг.2,гдополнительные импульсы выделенныжирной чертой). За второй цикл восчетчик 6 поступает 2 +25 импульсов,а в регистр 2 в конце цикла записывается код А = -1. Дополнительные 25импульсов компенсируют ошибку, возникающую в первом цикле, а дешифраторвьщает дополнительные импульсы, несформированные в первом цикле.аоВ третьем цикле код 6 А=-1, А=2Е =(2+50) 20 /2=20+25. 45За время третьего цикла в счетчик6 поступает 25 лишних импульсов,причем в регистр 2 в конце цикла записывается код А=25, а дешифратор выдает 25 лишних выходных импульсов. 50В четвертом цикле код й А=25, А =.=2 26 э Еа =(2 50) (2 26) /2 21В течение четвертого цикла каждыйвторой импульс не поступает на счетчик 6 (на фиг.2, г импульсы указаныштрихованной линией). Эти импульсыкомпенсируют ошибку 1 полученную втретьем цикле, однако из-эа того, что частота генератора в четвертом цикле отличается от номинальной, в счетчике накапливается новая ошибка, а в регистр 2 записывается в конце цикла кодА=24.Анализируя изложенное, можно заключить., что ошибка, полученная в К-м цикле, компенсируется (К+1)-мцикле с точностью +1 импульс,Если нестабильность частоты генератора является долговременной, то нулевое состояние счетчика 6 появляется либо с опережением, либо с за" держкой на несколько тактов по отношению к синхронизирующему импульсу. Однако средняя частота выходных сигналов дешифратора стабильна, Накопление ошибки в устройстве исключено из-за наличия следящего режима (при увеличении ошибки в плюс уменьшается коэффициент умножения делителя, и наоборот). При использовании устройства для тактирования вычислительной системы, работающей в реальном времени, исключается накопление ошибки и уход рассчитанного ЭВМ времени от реального на величину более чемуЬ Е , /Е ,.где ьЕ- допустимое отклонение частоты генератора (для рассмотренного примерауход времени возможен не более чем на 32 мкс). Допустимая относительная погрешность частоты генератора равна 4 2"/Е., Подключая. дополнительные разряды к счетчику 6 и регистру 2, увеличивая таким образом и, можно обеспечить высокую точность синхронизации. даже при относительно невысокой стабильности генератора. Формула изобретения1456942,ЮМ в. выходом счетчика, разрядные выходыкоторого соединены с информационными входами регистра, вход разрешения записи которого соединен с первым входом элемента И и является тактовым входом устройства, второй входэлемента И является входом запускаустройства, выход элемента И соеди-.нен с входом сброса в "О" счетчика,выходы регистра с первого по (К)-й соединены соответственно с входамиэлементов НЕ с первого по (К)-йгруппы, К-й выход регистра соединен 5с входами элементов НЕ с К-го по(и"1)-й .и со и"м информационным входом управляемого делителя частоты,выходы элементов НЕ с первого поТираж 667 Под комитета по изобретениям и Москва, Ж, Раущская наб тиям при ГКНТ СС4/5