Цифровая система программного управления

(54) УПРА (57) уира на и щей, ной ЦИФРОВАЯ ЛЕНИЯ Цифровая ления мож едприятия металлургромышленн программного использована ообрабатываюлегкой и мес истемах автоистем т бытметалическо сти ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ ИЗОБРЕ Н АВТОРСКОМУ СВИДЕТЕЛСТУ 4185274/24-2420.01,8723.07.88.БюлНаучно-исследавтоматизациитваА.И.Павлов и621.31 6.718 .Авторское св1200, кл,6 05Авторское свид4210, кл. С 0 матического управления позиционированием различных перемещающихся объектов. Целью изобретения является повышение быстродействия. Цифровая система программного управления содержитблок 1 задания программ, сумматор 2на 2 ш+п разрядов, первый элементИЛИ 3, логический блок 4 выделениястаршего разряда, трехвходовые второй - тп-й и двухвходовый (тп+1)-йэлементы ИЛИ 5, преобразователь бдвоичный код-напряжение на ш+2 разряда, усилитель 7, блок 8 управления и датчик 9 обратной связи, Преимущество изобретения состоит в повышении быстродействия путем сокращения времени торможения эа счет формирования нелинейной 1,приближающейся к параболической) гистограммыторможения. 3 ил, 1 табл.Изобретение относится к автомати ческому управлению производственнымипроцессами и может быть примененов цифровых системах автоматическогоуправления позиционированием различных перемещающихся объектов.Цель изобретения - повышениебыстродействия.На фиг.1 представлена блок-схема 1 Рцифровой системы программного управления; на фиг.2 - функциональнаясхема логического блока выделениястаршего разряда, содержащего пятьвходов и пять выходов; на фиг.Э - 5зависимость амплитуды аналоговогосигнала А на выходе преобразователядвоичного кода в напряжение от кода разности Д Б заданного и текущего положений объекта. 20Система содержит блок 1 заданияпрограмм, сумматор 2 на 2 щ+и разрядов, первый элемент ИЛИ 3, логический блок 4 выделения старшего разряда, первый - щ-й элементы ИЛИ 5, 25преобразователь б двоичного кода внапряжение на щ+2 разрядов, усилитель 7, блок 8 управления и датчик9 обратной связи,Логический блок 4 выделения старшего разряда содержит первый " 2 щ-й(фиг.2, первый 10 - четвертый 13,)элементы И.Выход преобразователя 6 двоичногокода в напряжение соединен с входомусилителя 7, выходом соединенного свходом блока 8 управления, с которымсвязан датчик 9 обратной связи. Выходдатчика 9 обратной связи соединен спервым входом сумматора 2. Второй 40вход сумматора 2 соединен с выходомблока 1 задания программ. Выходы(2 ш+1)-(2 щ+и) старших разрядов сумматора 2 подключены к входам первогоэлемента ИЛИ 3. Выходы первогош-го элементов ИЛИ 5 соединены соответственно с вторым - (щ+1)-м цифровыми входами преобразователя двоичного кода в напряжение 6.Первые входы, первого - ш-го эле50ментов ИЛИ 5 соединены соответственно с первым - (2 ш)-м выходами логического блока 4 выделения старшегоразряда, вторые входы второго - пт-гоэлементов ИЛИ 5 соединены соответст"55венно с вторым - 2 ш-м выходами логического блока 4 выделения старшегоразряда, третьи входы второго(ш)-го элементов ИЛИ 5 соединены,соответственно с четвертым - 2 щ-мвыходами логического блока 4 выделения старшего разряда, первый цифровой код преобразователя б двоичного кода в напряжение соединен с вторым выходом логического блока 4 выделения старшего разряда, (щ+2)-й цифровой вход преобразователя 6 двоичного кода в напряжение соединен с (2 щ+1) -м (самым старшим ) выходом логического блока 4 вьтцеления старшего разряда, (2 щ+1)-й вход которого соединен с выходом первого элемента ИЛИ Э. Первый - 2 щ-й входы логического блока 4 выделения старшего разряда соединены соответственно с первым - 2 ш-м выходами сумматора 2.Логический блок 4 выделения старшего разряда может быть выполнен например, на элементах И (фиг,2). Прямые входы первого 10 - четвертого 13 элементов И соединены соответственно с первым - четвертым входами блока 4 выделения старшего разряда.Первый - четвертый инверсные входы первого элемента И 1 О соединены соответственно с вторым - пятым входами блока 4 выделения старшего разряда. Первый - третий инверсйые вхо= ды второго элемента И 11 соединены соответственно с третьим - пятым входами блока 4 выделения старшего разряда.Первый и второй инверсные входы третьего элемента И 12 соединены соответственно с четвертым и пятым входами блока 4 выделения старшего разряда. Инверсный вход четвертого элемента И 13 соединен с пятым, входом блока 4 выделения старшего разряда.Логический блок 4 выделения старшего разряда, содержащий тп+1 вход и ш+1 выход, примененный в предлагаемой системе, выполнен аналогично описанному (фиг,2), т.е. прямые входы первого - 2 щ-го элементов И соединены соответственно с первым - 2 ш-м входами блока 4, первый - 2 ш-й инверсные входы первого элемента И соединены соответственно с вторым - (2 щ+1)-м входами блока 4, первый (2 ш)-й инверсные входы второго элемента И соединены соответственно с третьим - (2 ш+1)-м входами блока 4, первый - (2 ш)-й инверсные входы третьего элемента И соединены соответственно с четвертым - (2 ш+1)-м входами блока 4 и т.д.14117Блок 8 управления представляет собой электропривод постоянного тока, содержащий последовательно включенные усилительно-преобразующий кас 5 кад (например, электромашинный усилитель, тиристорный преобразователь и др.) и электродвигатель постоянного тока. В качестве блока 8 управле-; ния может бь 1 ть применен, например, электропривод постоянного тока.Система работает следующим образом.Блок 1 задания программ, который может быть выполнен, например, на 15 программных переключателях, вьдает в сумматор 2 код заданного положения объекта, Сумматор 2 формирует двоичный код разности ДБ заданного и текущего положений объекта. ОПервый - 2 щ-й разряды двоичного кода разности поступают непосредст" венно в логический блок 4 вьделения старшего разряда, а (2 щ+1)-(2 щ+и)-й старшие разряды - через элемент 5 ИЛИ 3.С помощью элементов ИЛИ 5 на циф-.ровые входы преобразователя 6 двоичного кода в напряжение подается ин" формация из блока 4 вьделения стар- р щего разряда в соответствии 6 таблицей. Эта информация соответствует корню квадратному (умноженному на 2) из весов отдельных нечетных разрядов 1 двоичного кода разности заданного и текущего положений объекта. Точность соответствия этой информации корню квадратному (умноженному на 2) иэ весов четных разрядов составляет 6,073.Аналоговый сигнал с выхода преобразователя 6 двоичного кода в напря- жение через усилитель 7 поступает 45 , на блок 8 управления, перемещающий объект и датчик 9 обратной связи, Код текущего положения объекта с выхода, датчика 9 обратной связи пос" тупает на второй (вычитающий) вход сумматора 2, который формирует новый код разности. Если этот код становится равным нулю, напряжение на вход усилителя 7 не подается и перемещение объекта заканчивается в данной точке,55Такая система увеличивает быстро"действие за счет уменьшения времениторможения при позиционировании. 1 О 4Для оптимального по быстродействию процесса позиционирования характерно торможение с постоянным максимально допустимым по величине ускорением. Связь скорости Ч и иерем- щения Я при движении с ускорением а определяется зависимостью 7=2 аБ. Чтобы обеспечить такой закон движения, задание на скорость, т.е, выходное напряжение преобразователя 6 двоичного кода в напряжение, допжно быть связано с рассогласованием по перемещению параболической зависимостью.Цйфровая система программного управления может быть применена для управления различными объектами, которые с высокой скоростью должны быть перемещены из одного положения в другое с высокой степенью точности.Формула изобретенияЦифровая система программного управления, содержащая последовательно соединенные преобразователь двоичного кода в напряжение, усилитель, блок управления, датчик обратной связи и (2 щ+и)-разрядный сумматор, втсрой вход которого соединен с выходом блока задания программ, а (2 щ+1)- (2 щ+и)-й выходы старших раэрядов сое динены с соответствующими входами первой группы элементов ИЛИ, выход которой соединен с (2 щ+1)-м входом блока вьделения старшего разряда, у которого входы с первого по 2 щ-й соединены соответственно с первым -б2 щ-м выходами младших разрядов сумматора, о т л и ч а ю щ а я с я тем, что, с целью повышения быстродействия, введена вторая группа элементов ИЛИ, у которой входы с первого по 2 щ-й соединены соответственно с первым - 2 щ-м выходами блока вьделения старшего разряда, а первый (щ+1)-й выходы соединены с первым - (щ+1)-м цифровыми входами преобразова теля двоичногО кода в напряжение, (щ+2)-й цифровой вход которого соединен с (2 щ+1)-м выходом блока вьделения старшего разряда, первые входы с первого по щ-й элементов ИЛИ второй группы соединены с ее первым, третьим, пятым - (2 щ)-м входами, вторые входы первого - щ-го элементов ИЛИ - с ее вторым, четвертым - 2 щ-м входами, третьи входы первого - (в)-го элементов ИЛИ - с ее четвертым шес) тым - 2 ш-м входами, выход первого - в-го элементов ИЛИ соединен с вторым Номер выхода блока 4 1 2 3 4 5 6 7 8 9 Степенное число с основанием 2, ему со"ответствующее 2 о 21 27 2 з 24 2 Х 2 й 27 20 Десятичное число, емусоответствующее 1 вес разряда) 1 2 4 8 16 32 64 128 256 Номер входа преобразователя 6 2.1;232;34 3;4 5 4;5 6 2 О+21 2 7 21+2 7 29 27+23 24 23+24 12 16 24 32 2 3 4 6 8 Степенное число с основанием 2, ему со, ответствующееДесятичное число, ему , соответствующее 41171 О 6(тп)-м выходами второй группы элементов ИЛИ, с первым входом которой соединен второй вход первого элемента ИЛИ этой же группы.. 12 32 б Составитель А.Прусковцоедактор ВПетраш Техред Л,.Олийнык атай орректо аказ 3653/4 Подпис ВЕ ческое предприятие, г. Ужгород, ул. Проектная, 4 изводственно-полиг Тираж 86 ИИПИ Гос по дела 5, Москв ударственм изобрета, Ж,го комитета СССРий и открытий ушская наб., д. 4