Цифровой осциллограф

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 93 50 4 О 01 8 13/20 ТЕНИ ом и д ред издат споль дован Фиг 1 ОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБ. Н АВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение может быть изовано для регистрации, иссле и измерения параметров радиосигналов разнообразных классов форм, в том .т числе неповторяющихся и одиночных импульсов, Цифровой осциллограф содержит блоки 1 регистрации данных, процессор 2, таймер 3, блок 4 отображения, фильтр 7, выключатели 6,8,9, блок 5 блокировки, блок 11 логического сложения и индикатор 12. В описании изобретения дана электрическая схема блоков 1 регистрации данных. Цифровой осциллограф имеет уменьшенную динамическую погрешность. 1 з.п, ф-лы, 2 ил.Изобретение относится к радиоизмерительной технике и предназначенодля регистрации, исследования и измерения параметров радиотехническихсигналов разнообразных классов форм,в том числе неповторяющихся и одиночных импульсов.Цель изобретения - уменьшение динамической погрешности многоканального цифрового осциллографа путем коррекции систематического апертурногосдвига стробирующих импульсов.На фиг.1 изображена блок-схемацифрового осциллографа; на фиг.2 - 15блок-схема блока регистрации данных,для цифрового осциллографа,1Цифровой осциллограф содержит блокрегистрации данных, процессор 2,таймер 3, блок 4 отображения, блок 5,блок 11 логического сложения и инди,катор 12.1В состав цифрового осциллографа 25входит ш одинаковых блоков 1 регистрации данных все входы которых соеФдинены и являются измерительным входом цифрового осциллографа. Цифровыевходы данных процессора 2 соединены,с цифровыми выходами данных блоков 1,регистрации данных, а управляющие выходы процессора 2 соединены с первы"ми управляющими входами блоков 1 ре,гистрации данных. Вход управлениям35таймера 3 соединен с выходом управления процессора 2, а его выход сое,динен со счетным входом процессора2. Первый вход цифровых данных блока4 отображения соединен с выходом цифровых данных процессора 2, а второйвход цифровых данных блока 4 отобракения соединен с выходом цифровыхданных таймера 3. Входы блока 5 блокировки соединены с управляющими выХодами процессора 2, а его выходысоединены со вторыми управляющимивходами блоков 1 регистрации данных.Первая клемма выключателя 6 соединеНа с управляющим входом блока 5 блоКировки, а его вторая клемма соединена с общей шиной осциллографа, входфильтра 7. соединен с выходом таймераЭ. Первая клемма выключателя 8 соединена с выходом Фильтра 7, а втораяКлемма соединена со входами блоков 1регистрации данных, Первая клеммавыключателя 9 соединена со входамиблоков 1 регистрации данных и второй клеммой выключателя 8. Входная клемма 10 соединена со второй клеммой выключателя 9, Входы блока 11 логического сложения соединены с управляющими выходами блоков 1 регистрации данных, Вход индикатора 2 соединен с выходом блока 11 логического сложения.Блок 1 регистрации данных для. ци-фрового осциллографа содержит входной блок 13,блок 14 выборки и хранения, аналого-цифровой преобразователь 15, оперативно-запоминающий блок 1 Ь, цифровой компаратор 17, реверсивный счетчик 18, регистр 19 памяти, цифроаналоговый преобразователь 20, блок 21 управляемой задержки и блок 22 постоянной памяти. Вход входного блока 13 соединен со входом блока 1 регистрации данных, аналоговый вход блока 14 выборки и хранения соединен с выходом входного блока 13, Измерительный вход аналогоцифрового преобразователя 15 соединен с выходом блока 14 выборки и хранения. Цифровой вход данных оперативно-запоминающего блока 16 соединен с цифровым выходом аналого-цифрового преобразователя 15, а выход оперативно запоминающего блока 16 соединен с вьг ходом блока 1 регистрации данных.Первый вход цифровых данных цифрового компаратора 17 соединен с аналого-цифровым преобразователем 15. Первый выход цифрового компаратора 7 соединен с управляющим выходом блока регистрации данных. Первый вход цифровых данных реверсивного счетчика .18 соединен со вторым выходом цифрового компаратора 17. Первый вход регистра 19 памяти соединен с выходом реверсивного счетчика 18. Вторые входы регистра 19 памяти, реверсивного счетчика 18 и цифрового компаратора 17 соединены со вторым управляющим входом блока 1 регистрации данных. Вход цифроаналогового преобразователя 20 соединен с выходом ре-. гистра 19 памяти, Первый вход управления блока 21 управляемой задержки соединен с выходом цифроаналогового преобразователя 20, Второй вход блока 21 управляемой задержки соединен с первым управляющим входом блока 1 регистрации данных, Выход блока 21 управляемой задержки соединен со вторым входом блока 14 выборки и хране 3 14064934ния. Выход блока 22 постоянной памяти соединен со вторым входом цифрового компаратора 17.Цифровой осциллограф работаетО следующим образом.На первом этапе производится дискретизация входного сигнала путем выборки его мгновенных значений, следующих равномерно с частотой дискре О тизации.Далее каждая из выборок с помощью аналого-цифрового преобразователя 15 преобразуется в цифровой код, Последовательность кодов заносится в опе ративно-запоминающий блок 16 с неограниченным временем хранения, чем и заканчивается первый этап.На втором этапе производится обработка процессором 2 записанной инфор мации и ее вывод в блок 4 отображения. При этом коды выборок последовательно извлекаются из оперативно-запоминающего блока 16 и подаются в блок 4 отображения, где преобразуются в 25 сигналы, определяющие положение светящейся точки по вертикали, Одновременно таймер 3 и процессор 2 формируют последовательно нарастающие коды, определяющие положение соответ ствующей выборки в блоке 4 отображения по горизонтали. В результате воспроизводится зависимость, соответствующая по форме исследуемому сигналу.35Процесс коррекции 1 уменьшения динамической погрешности) начинается с того, что оператор замыкает выключатель 8 и размыкает выключатели 6 и 9, При этом тактовая последовательность40 прямоугольных импульсов с интервалом 2 между импульсами поступает в фильтр 7, в котором прямоугольный сигнал преобразуется в треугольный и подается на входы блоков 1 регистрации данных, Здесь треугольный сигнал45 масштабируется с помощью входного блока 13 и поступает на вход блока 14 выборки и хранения. Поскольку частота опроса каждого канала регистрации 11, выбрана в ш раз меньше так 50 товой частоты (где ш - число каналов выборки),прямоугольного сигнала, вырабатываемого таймером 3, то при точном соблюдении равенства 11,=Г /в55 на выходах всех блоков 14 выборки и хранения будет известное постоянное напряжение и коррекция в этом случае не требуется. Рассмотрим теперь, что произойдет, если Г Ф Г/ш. Это неравенство наблюдается на практике изза неидентичност задержки сигнала в входном блоке 1., н неидентичности задержек в тракте формирования стробирующих импульсов с частотой 11,.Допустим, что в двух каналах блоков 1 регистрации данных наблюдается временной сдвиг 3 Ь, и д 11 между импульсами стробирования Г 1,. Это приведет к тому, что на выходе блока 14 выборки и хранения постоянное напряжение изменит свою величину пропорционально временному сдвигу. В цифровом компараторе 17 полученное значение кода сравнивается со значением кода, хранимым в блоке 22 постоянной памяти. После сравнения кодов цифровой компаратор 17 принимает решение; больше или меньше код с выхода по сравнению с кодом, хранимым в блоке 22 постоянной памяти. Допустим, что код, снимаемый с аналого-цифрового преобразователя 15, больше кода, хранимого в блоке 22 постоянной памяти. В этом случае цифровой компаратор 17 дает команду на уменьшение величины кода на единицу младшего разряда в реверсивном счетчике 18. Соответствующее значение кода с выходов реверсивного счетчика 18 запоминается в регистре 19 памяти и затем поступает на цифроаналоговый преобразователь 20, Здесь вновь полученный код, преобразуется в напряжение, которое приводит к уменьшению задержки в блоке 21 управляемой задержки, что в свою очередь приводит к уменьшению напряжения на выходе блока 14 выборки и хранения. Процесс коррекции повторяется до тех пор , пока код с аналого-цифрового преобразователя 15 не будет равен коду блока 22 постоянной памяти. В этом случае цифровой компаратор 17 вырабатывает сигнал, показывающий, что коррекция закончена. Если на всех выходах блоков 1 регистрации данных есть сигнал об окончании процесса коррекции, то подключается индикатор 12, который сигнализирует об окончании процесса коррекции всех каналов.Процесс коррекции обеспечивает минимальную динамическую ошибку в режиме измерения быстропротекающих процессов.Формула изобретения1, Цифровой осциллограф, содержащий входную клемму, блоки регистра 406ции данных, все входы которых объединены и являются измерительным входом осциллографа, процессор, цифровые входы данных которого соединены с цифровыми выходами данных блоков регистрации данных, управляющие выходы процессора соединены с первыми управляющими входами блоков регистрации данных, таймер, вход управления кото О рого соединен с выходом управления процессора, выход тактового таймера соединен со счетным входом процессо"ра, блок отображения, первый вхоц , цифровых данных которого соединен с 15 выходомцифровых данных процессора, а второй вход цифровых данных блока отображения соединен с выходом цифровых данных таймера, о т л и ч а ющ и й с. я тем, что, с целью уменьшения динамической погрешности, он дополнительно содержит фильтр, три вы-ключателя, блок блокировки, блок ло" гического сложения и индикатор, причем входы блока блокировки соедине ны с управляющими выходами процессо,ра и первыми управляющими входами ,блоков регистрации данных, выходы блока блокировки соединены с вторыми управляющими входами блоков регистра" 30 :ции данных, один из выводов первого выключателя соединен с управляющим входом блока блокировки, а другой - с общей шиной осциллографа, вход Фильтра соединен с выходом тактового сигнала таймера, первый вывод второго выключателя соединен с выходомильтра, а второй вывод соединен с ходами блоков регистрации данных, ервый вывод третьего выключателя 4 О оединен с входами блоков регистрации данных и вторым выводом второго выключателя входная клемма соединейа с вторым выводом третьего выключателя, входы блока логического сложе сия соединены с управляющими выходами блоков регистрации данных, вход индикатора соединен с выходом блока логического сложения. 2,Осциллограф по п,1, о т л и -ч а ю щ и й с я тем, что блок ре 493 6гистрации данных содержит входной блок, блок выборки и хранения, аналого-цифровой преобразователь, оперативно-запоминающий блок, цифровой компаратор, блок постоянной памяти,. реверсивный счетчик, регистр памяти, цифроаналоговыйпреобразователь, блок управляемой задержки, причем вход входного блока соединен с входом блока регис" рации данных, аналоговый вход блока выборки и хранения соединен с выходом входного блока, вход аналого-цифрового преобразователя соединен с выходом блока выборки и хранения, цифровой вход оперативно- запоминающего блока. соединен с цифровым выходом аналого-цифрового преобразователя, а цифровой выход оперативно-запоминающего блока соединен с выходом цифровых данных блока регистрации данных, первый вход цифровых данных блока цифрового компаратора соединен с цифровым выходом аналого-цифрового преобразователя и цифровым входом данных .олеративно-запоминающего блока, первый выход цифрового компаратора соединен с управляющим выходом блока регистрации данных, первый вход цифровых данных реверсивного счетчика соединен с вторым выходом цифрового компаратора, первый вход регистра хранения соединен с выходом цифровых данных реверсивного счетчика, вторые входы регистра хранения, реверсивного счетчика и цифрового компаратора соединены с вторым управляющим входом блока регистрации данных, вход цифро" аналогового преобразователя соединен с цифровым выходом регистра хранения, первый вход управления блока .управляемой задержки соединен с выходом цифроаналогового преобразователя, второй вход блока управляемой задержки соединен с первым управляющим входом блока регистрации данных, выход блока управляемой задержки соединен с вторым входом блока выборки и хранения, выход блока постоянной памяти соединен с вторым входом цифрового компаратора.1406493 Составитель КриновТехред А.Кравчук Корректор М.Максимишинец Редактор А.Ревин Заказ 3187/40 Тираж 772 Подписное ВПИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5