Частотный дискриминатор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИ 41 ПУБЛИ 4 Н 3/00 САНИЕ ИЗОБРЕТЕНИЯ ОЪ М 4 СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретен ие относится к радиотехнике и может использоваться в устр-вахавтоподстройки частоты, например в следягцих измерителях доплеровских частот.Цель изобретения - повышение чувствительности. Устр-во содержит смесители 1, 2,фазовращатель 3 на л/2, фильтры нижнихчастот 4, 5, сумматор 6, вычитатель 7, усилители-ограничители 8 - 11, элементы ИСКЛЮЧАЮШЕЕ ИЛИ 12 - 14, двухразрядныерегистры сдвига (РС) 15 - 17, трехразрядный сумматор 18, элементы ИЛИ 19, И 20. Вся область углов разделена на 8 секторов. В результате работы блоков 8-14 на выходах блоков 8, 12, 14 формируется двоичный код, равный номеру сектора, которому соответствует мгновенное значение вектора х, у. Значение номера сектора записывается в первые разряды РС 15 - 17. Во вторых разрядах РС 15 - 17 хранится номер сектора из предшествующего отсчета времени. На основании кодов, сформированных РС 15 - 17, трехразрядный сумматор 18 и элементы ИЛИ 19 и И 20 вычисляют знак и величину приращения фазы с дискретностью до одного сектора. Для оценки приращения фазы используется усеченный двоичный код; сигнал переноса с сумматора 18 не используется, третий его разряд рассматриватся как знаковый. 2 ил., 2 табл.Изобретение относится к радиотехнике и может быть использовано в устройствах автоматической подстройки частоты, в частности в следящих измерителях доплеровских частот.Цель изобретения - повышение чувствительности.На фиг. 1 приведена структурная электрическая схема частотного дискриминатора; ца фцг. 2 - . векторные диаграммы, поясняющие его работу.Частотный дискримицатор содержит первый 1 и второй 2 смесители, фазовращатель 3 ца:т/2, первый 4 и второй 5 фильтры нижних частот (ФНЧ) сумматор 6, вычитатель 7, первый - четвертый усилители-ограничители 8-11, первыйтретий элементы ИСКЛЮЧА 101 ЦЕЕ ИЛИ 12 - 14, первый - третий двухразрядцые регистры 15 - 17 сдвига, трехразрядцый сумматор 8, элемент ИЛИ 19 и элемент И 20.Частотный дискриминатор работает сле- ,1 ющцм ооразоы.Работа частотного дискриминатора поясцяев ся с помощью векторных диаграмм, представленных на фиг. 2. Вся область угон ца фиг. 2 а разделена на секторы от 0 до3 ццолцяя строки табл. 1 поочередно в сипцетствии с логикой работы первого усилителя-ограцичителя 8, второго усилителяограццчцтеля 9, первого элемента ИСКЛЮ- сАЮ 1 ЦЕЕ ИЛИ 12, третьего 10 и четвертого 1 усилителей-ограничителей, второго 13 и третьего 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛ И, легко убедиться (по последней строке табл. 1), что двоичный код в (.)у, иолучасмый ца выходах усилителя-ограничитсля 8, первого 12 и третьего 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, равен номеру сектора, которому соответствует мгновенное значение вектора х, у (фиг. 2 б). Это значение номера сектора (М) в дискретные момен вы времени (1=и 1) записывается в первые разряды двухразрядцых регистров 15 - 17 сдвига, а во вторых разрядах этих двухразрядцых регистров сдвига хранится номер сектора ( - 1) из предшествующего отсчета времени 1=(п 1) 1 Величина ингервала сдвигов,Г 1 должна быть достаточно малой, чтобы за Ь 1 происходил один переход (за редкими исключениями) вектора х, у из одного сектора в другой (хотя и не обязательно в соседний). Для этого надо иметь 1(1/2 Ь, где 1 в - верхняя частота, практически содержащаяся в спектре сигналов после ФНЧ 4 или 5. Учитывая, что обычно 1,(Г, то в качестве тактовой частоты сдвигов можно использовать входной сигнал с частотой и Г, употребляемый для формирования взаимно квадратурных сигналов. Тогда ь 1==1/и Г (1/21. Практически, например, ц доцлеровских измерителях 1. имеет порядок единиц килогерц,;десятков кцлогевц, так чпго техническая реализация ,пи "аточцо малых Ь 1порядка микросе 45 50 55 нию фазы, проверяется непосредственным перебором всех возможных случаев, что приведено в табл. 2. В соответствующих ячейках табл. 2 приведены (сверху вниз) по 3 кода: получающийся полный двоичный код разности Х - Х , усеченный двоичныйкод этой разности и конечный результат в десятичном виде. Конечный результат согласуется с геометрическим представлением на фиг, 2 а при всех Я и М , считая положительным вращение по часовой стрелке.Таким образом, трех разрядные выходные коды частотного дискриминатора показьвают, на сколько дискрет изменилась фаза биений за время Ь 1, т.е. в конечном кунд - не имеет принципиальных сложностей.Таким обраом, в первых разрядах двухразрядных регистров 15 в 17 сдвига содер жится - в виде кодов - текущее состояние вектора х, у, а во вторых разрядах - предшествующее. На основании этих кодов трех разрядный сумматор 18 и элементы ИЛИ 19 и И 20 вычисляют приращение фазы - знак приращения и его величину - 10 с дискретностью до одного сектора, т.е. л/4.Для вычисления приращения фазы сначала находят разность кодов М - Я= 1.)в,д,4 Х Х (пЬ 1) - 1.)в(.) (п - 1) Л 1 с помощью трехразрядного сумматора 18, на первые входы которого подается код 1)в(.) в 4 Х Х(п Л 1) с прямых выходов первых разрядов двухразрядных регистров 15 - 17 сдвига, а на вторые входы - код 8 ЫвБ 4(п - 1)Х Х 1(т,е. инвертированный, что обозначено чертой сверху) с инверсных выходов 20 вторых разрядов двухразрядных регистров 15 - 17 сдвига; при этом вход переноса (Р) трехразрядного сумматора соединен с источником постоянного тока, соответствующего сигналу логической единицы (например, с источником тока с напряжением +5 В в случае типичных микросхем положительной логики). Но сам по себе выходной код с трехразрядного сумматора 18 еще не соответствует приращению фазы: например, при М=Ои М =6 имеем М - Х = - 6, З 0 тогда как прирост фазы есть +1. Соответствие достигается тем, что в частотном дискриминаторе для оценки приращения фазы используется усеченный двоичный код: сигнал выхода переноса с трехразрядного сумматора 18 не используется совсем, а З 5 третий разряд с выхода трехразрядногосумматора 18 рассматривается как знаковый (при дополнительном коде); двоичный код 100 преобразуется элементом ИЛИ 19 и элементом И 20 в код 000 (он соответствует скачку фазы через три сектора в чет вертый, т.е. когда знак поворота неоднозначен, и такой случай приравнен к нулевому приросту фазы).То, что такой усеченный код разностисоответствует действительному прираще= оО д о 8 очаг оо о 1,о оо о о 1 счете характеризуют частоту биений. Далее в следящей системе эти коды можно фильтровать или усреднять, например, накапливанием (с суммированием) их за интервал времени Т, тогда единица младшего разряда соответствует дискрете частоты Р= 0,25 л/Т. Формула изобретенияЧастотный дискриминатор, содержащий последовательно соединенные первые смеси- тель и фильтр нижних частот, последовательно соединенные вторые смеситель и фильтр нижних частот, первые входы смесителей объединены и являются первым входом частотного дискриминатора, фазовращатель на л/2, вход которого объединен с вторым входом первого смесителя и является вторым входом частотного дискриминатора, второй вход второго смесителя подключен к выходу фазовращателя на л/2, сумматор и вычитатель, первые входы которых объединены и подключены к выходу первого фильтра нижних частот, а выход второго фильтра нижних частот подключен к объединенным вторым входам сумматора и вычитателя, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к входам третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличаюи 1 ийся тем, что, с целью повышения чувствительности, в него введены первый, второй, третий и четвертый усилители-ограничители, первый, второй и третий двухразрядные регистры сдвига, трехразрядный сумматор, элемент ИЛИ и элемент И, причем первый усилитель-ограничитель включен между выходом первого фильтра нижних частот и информационным входом первого двухразрядного регистра сдвига, второй усилитель-ограничитель включен между выходом второго фильтра нижних частот и первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к выходу первого усилителя-ограничителя, а выход - к информационному входу второго двухразрядного регистра сдвига, выходы сумматоров и вычитателя подключены через третий и четвертый усилители-ограничители к первому и второму входам второго элемента ИСКЛЮЧАЮЩЕЕ 15 ИЛИ соответственно, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к информационному входу третьего двухразрядного регистра сдвига, при этом прямые выходы первых разрядов и инверсные выходы вторых разрядов всех двухразрядных 2 О регистров сдвига подключены к соответствующим входам трехразрядного сумматора, выходы первого и второго разрядов которого подключены к первому и второму входам элемента ИЛИ, а выход третьего раз ряда подключен к первому входу элемента И,второй вход которого подключен к выходу элемента ИЛИ, а его выход и выходы первого и второго разрядов трехразрядного сумматора являются выходами частотного дискриминатора, причем тактовые входы 30 всех двухразрядных регистров сдвига объединены и подключены к входу фазовращателя на у 1 /2, а вход переноса трехразрядного сумматора является входом логической единицы.