Устройство для определения взаимной корреляционной функции

СОЮЗ СОВЕТСХИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) Ваш) 1 4 С 06 Р 15/33 ЕННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ ИОТКРЫТИИ ГОСУД АРС ПО ДЕЛА ИОАН ОБРЕТЕНИ АВТОРСНОМУ СВИ(72) С.А. ПрокийБюл. У 47ский политехническиВ.В. Куйбышевахоров и В.Н. Белоли пец 3) 681,3(088.8 6) Авторское свидетельство СССР1108463, кл. С 06 Р 15/336, 1983 РОИСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ ретение относится к области я характеристик случайных в и предназначено для опрекорреляционных функций теку ионарных случайных процессо ленных неравноотстоящими от Целью изобретения является е анализировать н ВКФ процессов с авномерной дискре и. 1 ил, только авто-, н вномерной и неэацией по време(54) УС ВЗАИ 1%0 (57) Изо измерен процесс деления щих ста предста счетами повышение быстродействия. Устройствосодержит аналого-циФровые преобразователи 1-4, элементы .памяти 5-8, блоки памяти 9-11, блоки умножения 12,13,накапливающие сумматоры 14, 33, блокинтегрирования 15, элементы ИЛИ 1619, элементы И 20-23, 35, триггеры27, 28, счетчики 24-26, блок вычитания 36, формирователь импульсов 37,коммутатор 34, генератор 31 тактовых импульсов, элементы сравнения 29,30, регистры памяти 32. Устройствопозволяет оценивать вэаимокорреляционную функцию (ВКФ) процессов непосредственно по существенным отсчетамбез этапа предварительного восстанов-ления промежуточных отсчетов, а так 1 13615Изобретение относится к измерению характеристик случайных процессов и предназначено для определения корреляционных функций текущих стационар 6 Ных случайных процессов, представленных неравноотстоящими отсчетами.Цель изобретения - повышение быстродействия.На чертеже представлена структурная схема устройства.Устройство содержит аналого-цифровые преобразователи 1-4 (АЦП), элементы 5-8 памятй, блоки 9-11 памяти, блоки 12 и 13 умножения, сумматор 14, блок 15 интегрирования, элементы ИЛИ 16-19,. элементы И 20-23, счетчики 24 и 25, реверсивный счетчик 26, триггеры 27 и 28, элементы 29 и 30 сравнения, генератор 31 тактовых импульсов, 20 регистр 32 памяти, сумматор 33, коммутатор 34, элемент И 35, блок 36 вычитания и формирователь 37 импульсов.Пусть исследуемые .процессы пред.ставлены неравноотстоящими отсчетами и 25 .соответствующими им метками времени О ох ,и у , Т , Пусть, кроме того,к 1известно, что на каждом адаптивном интервале дискретизации исследуемый30 процесс аппроксимирован полиномами нулевого порядка, т.е.х = х; 1(.; а( Е,+, ); (1)УК = У1(с СС,о ) . (2) 35Причем 772Подставив (2) в (5), получаем9ЬК (о) х у(Е Е)+1: оЗдесь точка К; и точка ,; определяются из условий(7)Таким образом, выражение (6) является оценкой ВКФ при аппроксимации исследуемого процесса полиномами нулевого порядка; Причем из него вид-. но, что для определения этой оценки не требуется знания промежуточных отсчетов процессов, Оно находится непосредственно по существенным отсчео о там исследуемых процессов хи у1 которые в частном случае могут быть дискретизированы равномерно,Устройство реализует алгоритм, со ответствующий (Ь).Устройство работает следующим образом.АЦП 1-4 осуществляют передачу в соответствующие элементы 5-8 памяти заданных объемов выборки М, Мо опроцессов х;, у; и соответствую 1щих меток времени,. Причем М- Кчисло, удовлетворяющее неравенствуВыражение для оценки взаимо-корреляционной функции (ВКФ) можно записать .следующим образом о,О, = Т.3 40Перед началом работы регистр 32памяти, блоки 9-11 памяти, сумматор14, блок 15 и счетчики 24-26 обнулены. Триггер 27 устанавливается всостояние, при котором сигнал с егопервого выхода держит открытым элемент И 20. Триггер 28 установлен всостояние, дри котором сигнал с егопервого выхода закрывает элемент 50 И 22. При этом сигнал с второго выхода триггера 27 держит закрытымэлемент И 21. Так как в счетчике 25 -ноль и в регистре 32 также - ноль,то на выходе элемента 29 сравнениязапрещающий сигнал, который держитэлемент И 23 в закрытом состоянии,и импульсы с генератора 31 не попадают на соответствующие блоки устройства.10 з136Работа устройства начинается с момента приема в регистр 32 памяти кода, соответствующего. Послемас этого приема срабатывает элемент 30 сравнения и открывает элемент И 23. В результате этого импульсы с генератора 31 поступают в схему устройства. Первый поступивший импульс через открытый элемент И 20 увеличивает содержимое счетчика 24 на +1. Первый адрес с выхода счетчика 24 подается в элементы 5 и 7 памяти и выбирает первый отсчет первого процесоса х, и соответствующую метку времео ни г, . Причем отсчет процесса х, поступает на вход блока 9 памяти,.а метка времени - на первый вход сумматора 33. Этот же первый тактовый импульс с выхода элемента И 20 посту- пает на первый установочный вход триггера 27 и устанавливает его в состояние, при котором сигнал с его второго выхода закрывает элемент . И 20, а разрешающий сигнал с его первого выхода поступает на первый вход элемента И 35, на втором входе которого уже присутствует разрешающий сигнал с первого выхода триггера 28. Тем самым на выходе элемента И 35 образуется разрешающий сигнал, который открывает элемент И 21, таким образом подготавливая его к приему тактовых импульсов. С этого момента начинается поиск точки К;, удовлетворяющей условию (7).Этот поиск осуществляется следующим образом. Последовательно, по тактовым импульсам, проходящим через элемент И 21, из элементов 6 и 8 памяти выбираются отсчеты второго проо 1 цесса у, и меток времени, которые1 поступают соответственно в блок 10 памяти, на вход элемента 29 сравнения и первый вход коммутатора 34. На второй вход элемента 29 сравнения подается код с выхода сумматора 33, соответствующий сумме ( +) (9). Пока сохраняется условие (7), выходной сигнал элемента 29 сравнения разре 1 шает прохождение меток времени второго процесса через первый вход коммутатора 34 на его выход и далее на вход блока 11 памяти, где постоянно присутствуют текущая и предыдущая/метки времени 1, С, второго процесса. При этом в блок 13 умножения поступает код, соответствующий разности ( +, -), образованной в блоке 1577 4 36 вычитания кодами с выходов ячеек памяти блокапамяти. При этом в сумматоре 14 накапливаются частныеопроизведения у (г.- Т ). Поиск происходит до тех пор, пока не нарушится первое условие (7), При этом срабатывает элемент 29 сравнения,сигнал с выхода которого поступаетна первый вход триггера 28, сигнал с второго выхода которого открывает элемент И 22, а сигнал с его первоговыхода запрещает прохождение открывающего сигнала на элемент И 21 (т,е. закрывая его). Кроме тогб, сигнал свыхода элемента 29 сравнения переключает коммутатор 34 в положение, при котором коммутатор 34 пропускает информацию со своего второго входа насвой выход. С приходом тактового импульса через открытый элемент И 22и элемент ИЛИ 17 код, соответствующийвыражению 9), с выхода коммутатора34 записывается в первую ячейку памя 25 ти блока 11 памяти. Таким образом, навыходе блока 36 образуется разность(, -- ), Тот же импульс свыхода элемента И 22 декрементируетреверсивный счетчик 26 и закрываетчерез триггер 28 элемент 22. Новоеуменьшенное содержимое счетчика 26вызывает выбор предыдущего отсчетаовторого процесса у , и соответствующей метки времени С из элементов6 и 8 памяти. Таким образом, точкаК найдена. Причем значение отсчетаоу не записывается в блок 10 памяти,1а метка времени С поступает на первый вход элемента 29 сравнения. Новое40 уменьшенное значение г. закрываетэлемент 29 сравнения, сигнал с еговыхода возвращает коммутатор 34 всостояние, при котором он пропускаетинформацию со своего первого входа45 на свой выход; Кроме этого, по заднемуфронту сигнала, закрывающего элемент. 29 сравнения, формирователь 37 импульсов формирует короткий импульс,который, пройдя через элемент ИЛИ 19,переключает триггер 27 в состояние,при котором на его втором выходе присутствует сигнал, открывающий элементИ 20, а на его выходе - сигнал, через элемент И 35 закрывающий элементИ 21. Для первого отсчета процессао,х, на информационном входе блока 15находится ноль. Поэтому с приходомочередного тактового импульса черезэлемент И 20 в нем информация не на36577 6 рывается,элемент И 23. Таким образом, устройство заканчивает свою работу. Формула(1 О) 51 капливается. С приходом этого импуль са снова закрывается элемент И 20 и открывается элемент И 21, инкрементируется счетчик 26. Содержимое блока 9 памяти сдвигается. При этом в его первую ячейку памяти принимается ото осчет х , а во вторую - х,. Таким об 1 разом, начинается поиск точки 1 Этот поиск осуществляется аналогично поиску точки К только для второго условия (7). После нахождения этой точки на первом входе блока 12 умное жения находится значение отсчета х на выходе сумматора 14 - накопленная сумма:1 о 1УгИ- ", ) + У (г- -)+1 1 1 Н На входе блока 15 - соответствующее частичное произведение суммы наозначение отсчета х, . По тактовому импульсу с выхода элемента И 20 производится накопление этого произведения в блоке 15 и одновременно обнуление сумматора 14. По этому же сигналу сдвигается содержимое блока 10 памяти, на его выходе - значение отсчета ох первого процесса. На выходе блока памяти - по-прежнему значение отсчета второго процесса у , которое для следующего цикла становится знаОчением у , т.е. точка 1. становится точкой К, После этого начинаетсяпоиск точки 1 Процесс накопления происходит до тех пор, пока не переполнится реверсивный счетчик 26. Это будет соответствовать перебору всех отсчетов реализации исследуемого процесса. При этом на выходе блока 15 находится значение ВКф процессов для данной задержки Г . По сигналу переполнения реверсивного счетчика 26 с его выхода переноса обнуляется блок 15, сумматор 14, блоки 9-11 па-, мяти, счетчик 24, а содержимое счетчика 25 инкрементируется. Таким образом, подготавливается условие для определения ВКФ в следующей ординате. Процесс вычислений повторяется до тех пор, пока не переберутся все ординаты КВФ на с. Как только содержимое счетчика 25 станет больше содержимого регистра 32 памяти, срабатывает элемент 30 сравнения и закизобретения Устройство для определения взаимной корреляционной функции, содержащее четыре аналого-цифровых преобразователя, четыре элемента памяти, три блока памяти, первый сумматор, генератор тактовых импульсов, два счетчика, четыре элемента ИЛИ, первый триггер, реверсивный счетчик, формирователь импульсов, два элемента сравнения, два блока умножения, пять элементов И и блок интегрирования, информационные входы первого и второго аналого-цифровых преобраэовате" лей являются соответственно первым и вторым информационными входами устройства, выход генератора тактовых импульсов соединен с первым входом первого элемента И, выход второго элемента И соединен с первым входом первого элемента ИЛИ, о т л и ч а юще е с я тем, что, с целью повышения быстродействия, в него введены коммутатор, блок вычитания, регистр памяти, второй триггер и второй сумматор, выходы с первого по четвертый аналого-цифровых преобразователей соединены соответственно с информационными входами одноименных элементов памяти, адресные входы первого и второго из которых соединены с информационным выходом реверсивного счетчика, выходы первого и третьего элементов памяти соединены соответственно с информационными входами первого и второго блоков памяти, выход второго элемента памяти соединен с первым информационным входом коммутатора и первым входом первого элемента сравнения, выход которого соединен с входом сброса первого триггера, с управляющим входом коммутатора и черезформирователь импульсов - с первым входом второго элемента ИЛИ, прямой выход первого триггера соединен с первым входом третьего элемента И, второй вход которого соединен с прямым выходом второго триггера, инверсный выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с первыми входами пятого и второго элементов И и подключен к выходу первого элемента. И, второй вход которого со 10 15 20 25 30 35 40 45 50 551361577 Составитель Е. ЕфимоваТехред А.Кравчук Корректор А. Зимокосов Редактор В, Бугренкова Заказ 6292/49 Тираж 671ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 единен с выходом второго элемента сравнения, первый вход которого соединен с выходом регистра памяти, второй вход соединен с первым входом первого сумматора и подключен к выходу первого счетчика, второй вход первого сумматора подключен к выходу четвертого элемента памяти, адресный вход которого соединен с одноименным входом третьего элемента памяти и подключен к выходу второго счетчика, выход переполнения реверсивного счетчика соединен с первыми входами третьего и четвертого элементов ИЛИ, 16 с входом разрешения считывания с первого по третий блоков памяти, с вторым входом второго элемента ИЛИ, со счетным входом первого счетчика, с входами сброса второго счетчика и 2 О блока интегрирования, выход которого является выходом устройства, выход четвертого элемента И соединен с установочным входом второго триггера,25 со счетным входом второго счетчика, с входом разрешения записи второго блока памяти, с вторым входом четвертого элемента ИЛИ, с входом разрешения выдачи результата блока интегрирования, выход пятого элемента И соединен с суммирующим входом реверсивного счетчика, с входом разрешения записи первого блока памяти, с синхровходом второго сумматора, с вторым входом первого элемента ИЛИ, выход35 которого соединен с входом разрешения записи третьего блока памяти, информационный вход которого соединен с выходом коммутатора, выходы текущей и предыдущей меток времени третьего блока памяти соединены соответственно с первым и вторым входами блока вычитания, выход которого соединенс первым входом первого блока умножения, второй вход которого соединенс выходом первого блока памяти, выход первого блока умножения соединенс информационным входом второго сумматора, вход сброса которого соединен с выходом четвертого элементаИЛИ, выход второго сумматора соединен с первым входом второго блока умножения, второй вход которого соединен с выходом второго блока памяти,выход второго блока умножения соединен с информационным входом блокаинтегрирования, выход первого сумматора соединен с вторым входом первого элемента сравнения и с вторым информационным входом коммутатора, выход. второго элемента И соединен с вычитающим входом реверсивного счетчикаи вторым входом третьего эЛементаИЛИ, выход которого соединен с установочным входом первого триггера,инверсный выход которого соединен свторым входом второго элемента И, выход третьего элемента И соединен свторым входом пятого элемента И, информационные входы третьего и четвертого аналого-цифровых преобразователей являются первым и вторым входамиметок времени устройства соответственно, выход второго элемента ИЛИсоединен с установочным входом второго триггера.