Устройство для прерывания программ

СОЮЗ СОЕЕТСНИХСОЦИАЛИСТ 1 ИЕСНИХРЕСПУБЛИН 06 Г 9/46 ИСАНИЕ ИЗОБРЕТЕНИ ВТОРСКОМУ ЕЛЬС о СССР1981.СССР1981.(57) Ивой вычзначен РЫВАНИЯ ПРОРОИСТВ обретение отно ислительной те для построени тся к цифронике и преднасистем преры-.ОСУДАРСТЕЕННЫй НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) Авторское свидетельст9 1001103, кл. С 06 Р 9/46Авторское свидетельствоВ 955063, кл. С 06 У 9/46,вания цифровых вычислительных машин.Цель изобретения. - увеличение быстродействия и повышение достоверностиработы устройства. Устройство содержит дешифратор адреса, три триггера,мультиплексор, элемент .задержки,.пять элементов И, элемент ИЛИ, двегруппы регистров, регистр запрссов,.группу элементов И, блок анализа приоритетов. В устройстве увеличиваетсяколичество команд, на которые можетбыть передано управление, кроме того,возможна реализация другого алгоритма выхода на программу обработки прерываний, исключается изменение выходной информации, 1 ил.Изобретение относится к цифровойвычислительной технике и может быть 40 использовано в системах прерыванияцифровых вычислительных машин а такЭ5же может быть применено как средстводля отладки программ.Цель изобретения - увеличение быст.родействия и повышение достоверностиработы устройства.10На чертеже приведена функциональная схема устройства,Устройство содержит дешифратор 1адреса, триггеры 2 и 3, элементы И 4и 5, мультиплексор 6, первую группурегистров 7, вторую группу регистров 8, группу элементов И 9, регистр10 запросов, блок 11 анализа приоритетов (в состав которого входит группа триггеров 12, груйпа элементовИ 13)элемент ИПИ 14, элемент И 15,триггер 16, элемент 17 задержки, элементы И 18 и 19, информационные входы-выходы 20 устройства, запросныевходы 21 устройства, запросный выход 2 б22 устройства, вход сигнала 23 "Обмен" устройства, вход сигнала 24 "Чтение" и вход сигнала 25 "Ответ" устройства.Устройство работает следующим образом.В начальном состоянии триггеры 2,3 и 16, группа триггеров 12, регистр10 находятся в нулевом состоянии(цепи установки в нулевое состояниене показаны), на выходах регистров 7и 8 и на выходах мультиплексора 6поддерживаются сигналы, соответствующие "0",В каждый регистр предварительнозанесены код начального состояниясчетчика команд процессора при выполнении программы обработки соответствующего прерывания, код начальногосостояния регистра состояний процес бсора при выполнении инициируемой соответстйующим прерыванием программы.В момент прихода положительногоимпульса сигнала запроса на прерывание по входам 21 на соответствующем б 0выходе регистра 10 запросов образуется единичный сигнал, который черезэлемент ИЛИ 14 и через элемент И 15,на второй вход которого подан разрешающий сигнал с выхода элемента 17задержки, поступает на вход синхронизации триггера 16 и положительнымфронтом устанавливает его в единичное состояние. При этом благодаря введению элемента 17 задержки на выходе элемента И 18 образуется положительный импульс, который поступаетна выход 22 устройства, Процессор,приняв сигнап запроса на прерывание,переходит в режим обработки прерывания. Он помещает в стек .содержимоесчетчика команд и регистра состояний процессора, после чего загружаетновое содержимое счетчика команд ирегистра состояний процессора, причем загрузка происходит путем выполнения операции чтения ячеек внешнейпамяти с адресами соответственно А,и А+2, при этом адрес А определяется процессором микропрограммно ине требует предварительного считывания этого адреса из источника прерывания, как преисходит в случае реализации векторного прерывания.Все сигналы, поступающие на входыпредлагаемого устройства (кроме сигналов прерываний), поступают и на соответствующие входы-выходы другихустройств системы, подключенные к общей магистрали. Следовательно, этисигналы поступают на соответствующиевходы-выходы внешней памяти. В ячейках внешней памяти с адресами А,и А,+2 занесена нулевая информация,При выполнении операции чтенияпо адресу А процессор передает черезмагистраль на информационные входывыходы 20 устройства код., соответствующий адресу А, и затем вырабатывает сигнал 23 "Обмен". При этомна первом выходе дешифратора 1 адреса появляется единичный сигнал, который поступает на информационный входтриггера 2 и по переднему фронту сигнала 23 "Обмен" триггер 2 устанавливается в единичное состояние,Сигнал с прямого выхода триггера 2поступает на синхронизирующий входблока 11 анализа приоритетов и передним фронтом производит запись принятых сигналов прерываний с выхода регистра 10 запросов в соответствующиетриггеры 12, При этом только на одномиз выходов блока 11 анализа приоритетов присутствует сигнал, соответствующий наиболее приоритетному запросу на прерывание.Сигнал, соответствующий наиболееприоритетному запросу, с соответствующего выхода блока 11 анализа приоритетов поступает на вход соответствующих регистров 7 и 8, При этом навыходах соответствующего регистрапоявляется код начального состояниясчетчика команд процессора, а на выходах соответствующего регистра 8код начального состояния регистрасостояния процессора при обработкеданного прерывания. Коды начальногосостояния счетчика команд и начального состояния регистра состоянийпроцессора поступают соответственно 10на первую и вторую группы входовмультиплексора 6.1Процессор, сняв с информационныхвходов-выходов 20 устройства код адреса А выставляет сигнал 24 "Чтение", который через элемент И 4 поступает на первый стробирующий входмультиплексора 6 и на входы элементов И 9, При этом на выходе соответствующего элемента И 9 появляется 20сигнал, который устанавливает в нулевое состояние соответствующий триггеррегистра 10 запросов, а сигнал напервом стробирующем входе мультиплексора 6 обеспечивает передачу на его25выход информации, поступающей на первую группу его входов. Таким образом,на информационных входах-выходах 20устройства появляется код начальногосостояния счетчика команд процессора, 30который задан при обработке этого прерывания.Считывание из внешней памяти происходит одновременно со считыванием изустройства для прерывания программ, 35но данные выставляет устройство, таккак .по адресу Ао внешней памяти занесена нулевая информация. Внешняя память, приняв сигнал 24 "Чтение", вырабатывает сигнал 25 "Ответ", и процессор, приняв сигнал 25 "Ответ", завершает процедуру чтения, т,е. снимает сигналы 24 "Чтение" и 23"Обмен",Аналогично процессор выполняетоперацию чтения по адресу А,+2. Приэтом сигнал появляется на втором вы-.ходе дешифратора 1 адреса и поступает на инФормационный вход второготриггера 3, При поступлении сигнала23 "Обмен" триггер 2 устанавливаетсяв "0", а триггер 3 - в единичное состояние. При появлении сигнала 24"Чтение" с выхода элемента И 5 передается сигнал на второй стробирующийвход мультиплексора 6 и на выходахпоследнего появляется информация,поступившая на вторую группу входов этого мультиплексора с выходов регистров 8,Таким образом, на информационныевходы-выходы 20 устройства передается код начального состояния регистрасостояний процессора, соответствующий тому же запросу на прерывание,Внешняя память вырабатывает сигнал 25 "Ответ", который поступаетв процессор, вызывает прекращениеоперации чтения и одновременно поступает в устройство, где через элементИ 19 (на второй вход которого поданединичйый сигнал с выхода триггера 3)устанавливается в нулевое состояниетриггер 16, и через время, определяемое элементом 17 задержки, на первом входе элемента И 15 устанавливается разрешающий потенциал, Такимобразом, на запросном выходе 22 устройства может появиться (при наличии необслуженного запроса на прерывание в регистре 10 запросов) новыйсигнал запроса на прерывание процессора, который запоминается процессором, но обслуживается только послеокончания программы обработки ужепринятого прерывания,В случае если процессор, к которому подключено устройство, по сигналу прерывания загружает код команды, в соответствующие регистры 7 и 8могут быть занесены коды соответствующих команд,Формула изобретенияУстройство для прерывания программ, содержащее регистр запросов, группу элементов И, блок анализа приоритетов, первьп и второй элементы И, причем группа информационных входов регистра запросов является группой входов запросов устройства, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия и повышения достоверности работы уст. ройства, в него введены дешифратор адреса, три триггера, третий, четвертый и пятый элементы И, мультиплексор, элемент задержки, элемент ИЛИ и две группы регистров, причем входы дешифратора адреса соединены с соответствующими входами-выходами устройства, выходы мультиплексора соединены с соответствующими информационными входами-выходами устройства, первый и второй выходы дешифра134163 б 5тора соединены с информационными входами первого и второго триггеров соответственно, синхронизирующие вхо ды которых объединены и соединены с входом сигнала "Обмен". устройства, выход первого триггера соединен с первым входом первого элемента И и с синхронизирующим входом блока анализа приоритетов, выход второго.триггера соединен с первым входом второ го элемента И и с первым входом третьего элемента И, второй вход которого соединен с входом сигнала "Ответ" устройства, выход третьего элемента И соединен с входом сброса 15 третьего триггера, вторые входы первого и второго элементов И объединены и соединены с входом сигнала "Чтение" устройства, выход первого элемента И соединен с первым стробирую щим входом мультиплексора и с первыми входами элементов И группы, вторые входы которых соединены с соответствующими выходами блока анализа , приоритетов и с входами синхронизации соответствующих регистров первой и второй группы, выходы элементов Игруппы соединены с входами сброса соответствующих разрядов регистра запросов, выход второго элемента И соединен с вторым стробирующим входоммультиплексора, первая группа информационных входов которого соединенас выходами регистров первой группы,вторая группа информационных входовмультиплексора соединена с выходамирегистров второй группы, выходы регистра запросов соединены с группойвходов блока анализа приоритетов и свходами элемента ИПИ, выход которогосоединен с первым входом четвертогоэлемента И, выход которого соединенс синхронизирующим входом третьеготриггера, прямой выход которого со"единен с первым входом пятого элемента И,инверсный выход третьего триггера соединен с входом элемента задержки, выход которого соединен с вторымвходом четвертого элемента И и с вторым входом пятого элемента И, выходкоторого соединен с запросным выходом устройства.Подписное комитета СССР и открытий ушская наб д. 4/5