Устройство для контроля качества цифрового сигнала

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУ БЛИН 04 В 15 00 Н 04 1. 1 00 зсг.онца; Г , .тР .",13"Щд Таи ПИСАНИЕ ИЗОБРЕТЕНИ техничес Бруевич.5 (088 393481, 15/00,54) УСТРОЙСТВ А ЦИФРОВОГО С 57) Изобретени ОНТРОЛЯ КАЧЕС НАЛА е относится к цифровой свя овышение точ цифрового си измерии. Цельости коннала. иям в техни изобретения роля качествстр-во содержи и блова поро ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Ленинградский злекий институт связиим. проф. М.А,Бонч(72) Ю.К.Смирнов(56) Патент Франции Укл. Н 04 1. 1/00, Н 04 В29. 1278. ка 1 и 4, сумматор 2 по модулю два,В-триггер 3, г-р 5 тактовой частоты,у-ль 6 с управляемым коэффициентомусиления, зл-т И 7, счетчик 8 импульсов,блок сопряжения (БС) 9, состоящий из блока управления (БУ) 12 цифровыми приборами, двух блоков ЦАП 13и 14, блока магистрального расширителя 15 интерфейса, и двунаправленного канала 16 типа общая шина, атакже вычислительный блок 10 и блокиндикации 11. Цель достигается путемобеспечения раздельного измеренияамплитуды сигнала и действующего значения шумов в каналах связи и их отношения сигнал/шум. Устр-во по пп,25 ф-лы отличается выполнением соответственно БС 9, блока ЦАП 13, блокаЦАП 14 и БУ 12. 4 з.п. ф-лы, 1 ил.1332548 20 35 45 Изобретение относится к измерениюв технике цифровой связи и может бытьиспользовано для контроля качествацифрового сигнала, а именно для контроля амплитуды, действующего значе 5ния шумов и оценки вероятности ошибок в тракте цифрового регенератора.Целью изобретения является повышение точности контроля качества циф Орового сигнала путем обеспеченияраздельного измерения амплитуды сигнала и действующего значения шумовв каналах связи и их отношения сигнал/шум.15На чертеже представлена блок-схема устройства для контроля качествацифрового сигнала,Устройство для контроля качествацифрового сигнала содержит первыйпороговый блок 1, сумматор 2 по модулю два, П-триггер 3, второй пороговый блок 4, генератор Ь тактовойчастоты, усилитель Ь с управляемымкоэффициентом усиления, элемент Исчетчик 8 импульсов, блок 9 сопряжения, вычислительный блок 10, блок11 индикации. Блок 9 сопряжения содержит блок 12 управления цифровыми прнбораьж,первый блок 13 цифроаналоговогопреобразования, второй блок 14 цифроаналогового преобразования, блок 15магистрального расширителя интерфейса, двунаправленный канал 16 типа общая шина. В свою очередь первый блок13 цифроаналогового преобразованиясодержит первый 17 и второй 18 цифроаналоговые преобразователи, блок 19коммутации и управления, фильтр 20нижних частот причем последний соУ40держит три резистора 21, 22 и 23 соответственно, конденсатор 24, первыеполюсы всех резисторов и конденсаторов соединены с выходом 25 фильтра20 нижних частот, вторые полюсы первого и второго резисторов являютсявходами 26 и 27 фильтра 20 нижнихчастот, а вторые полюсы третьего резистора 23 и конденсатора 24 соединены с общей клеммой 28.Второй блок 14 цифроаналоговогопреобразования содержит блок 29 управления, цифроаналоговый преобразователь 30, фильтр 31 нижних частот,выход 32 которого является выходомвторого блока 14 цифроаналоговогопреобразования. В качестве фильтра31 нижних частот используется КС-фильтрнижних частот. Блок 12 управления цифровыми приборами содержит блок 33 управления и блок 34 задержки, выполненный в виде КС-фильтра нижних частот. Вход 35 блока 34 задержки является пусковым выходом блока 33 управления, а выход 36 блока 34 задержки является пусковым входом блока 33 управления. Блок 34 задержки выполнен в виде КС-фильтра нижних частот.Устройство для контроля качества цифрового сигнала работает следующим образом.Цифровой бинарный сигнал, несущий информацию, поступает на вход усилителя 6 с коэффициентом усиления, управляемым напряжением с выхода 32 фильтра 31 нижних частот, подключенного своим входом к выходу цифроаналогового преобразователя 30. На выходе усилителя 6 благодаря управляющему напряжению поддерживается определенное значение амплитуды сигнала, небходимого для работы первого 1 и второго 4 пороговых блоков. На второй вход первого порогового блока 1 поступает напряжение, соответствующее оптимальному значению порога, обеспечивающему минимальную вероятность ошибки на выходе порогового блока 1. На второй вход второго порогового блока 4 поступает напряжение порога с выхода 25 фильтра 20 нижних частот первого блока 13 цифроаналогового преобразования. Сигналы с выходов первого 1 и второго 4 пороговых блоков поступают на входы сумматора 2 по модулю два, на выхоДе образуются импульсы псевдоошибок, возникающие в те моменты времени, когда напряжение на выходе усилителя 6 находится между оптимальным напряжением порога, поступающим на второй вход порогового блока 1, и неоптимальным напряжением порога, поступающим на второй вход второго порогового блока 4. Вероятность псевдоошибок на выходе сумматора 2 по модулю два стремится в процессе переходного процесса к постоянному уровню, что достигается автоматическим изменением указанного неоптимального порога в процессе работы устройства.Сигнал с выхода усилителя 6 поступает также на генератор 5 тактовой частоты, который выделяет из сигнала напряжение тактовой частоты. 0-триггер 3 привязывает импульсы псевдоошибок к фазе напряжения тактовой часто(4) 1 сд)- Б -д 0 =ай1 ф ь) - Б -дБ =Ьб 2 2 ф 35 ты, что обеспечивает выполнение фаз вых соотношений при стробировании импульсов псевдоошибок напряжением тактовой частоты элемента И 7, позволяя разделять пачки импульсов псевдоошибок на отдельные импульсы длительностью полпериода тактовой частоты, подсчитываемые в дальнейшем счетчиком 8 импульсов.В процессе первого цикла работы на выходе 25 фильтра 20 нижних частот первого блока 13 цифроаналогового преобразования формируется пороговое напряжение д П , поступающее на второй вход порогового блока 4, При этом частота импульсов псевдоошибок устанавливается в процессе переходного процесса на уровне р равном,ОН 1 например, 0,1.В процессе второго цикла работы устройства на выходе 25 фильтра 20 формируется пороговое напряжение дУ, также поступающее на второй вход второго порогового блока 4. При этом частота импульсов псевдоошибок устанавливается в процессе переходного процесса на уровне р 1 р, например р может быть равным 0,01.оп ЯВеличины связаны уравнениями Кроме того, по величине отношениясигнал/шум путем обращения распределения смеси сигнала с шумом (напри мер, нормального распределения) можетбыть вычислена вероятность ошибокпри передаче информационных сигналов.Указанные результаты измерений отображаются на блоке 11 индикации.Если измеренное значение амплитуды сигнала Б , соответствующее регулирующему напряжению 1) , не находится в оптимальном диапазоне, необходимом для работы пороговых бло ков 1 и 4, то вычислительный блок 10производит вычисление регулирующегонапряжения Б необходимого дляобеспечения требуемого значения амплитуды сигнала на первых входныхпороговых блоков 1 и 4. Это вычисление проводится на основании известной формулы характеристики АРУ где К - коэффициент усиления усилителя 6,а также известных текущей и требуемой амплитуд сигнала Б и П путемгпО пт решения управления- амплитуда цифровогосигнала,- действующее значение шумов в канале где П 55 действующее значение шумовд 02 -д 1),сь) со)а-Ь(3) 40связид 1)с) дЦс ь) - значение порогов1 ф 21поступающих в виденапряжений с первого аналогового выхода блока 9 сопряжения 45на второй вход второго порогового блока 4Вычислительный блок 10 на основании величин Ь 1) ) и дБ ) вычисляетсо) сь)амплитуду сигнала",а.-Ь ЕО) ) 0,/0, =Р(1) ) . Код напряжения П иэ канала ввода-вывода вычислительного блока 10 поступает через блок 15 магистрального расширителя, канал 16 типа общая шина, блок 29 управления, цифроаналоговый преобразователь 30 и фильтр 31 нижних частот на выход 32 фильтра 31 нижних частот, являющийся выходом второго блока 14 цифроаналогового преобразования, и далее на вход управления коэффициентом усиления усилителя 6 с управляемым коэф-. фициентом усиления.Рассмотрим процесс формированиясс) сь) пороговых напряжений д 0 и дБ в предлагаемом устройстве.Вычислительный блок 10 через блок 15 магистрального расширителя, канал 16 типа общая шина и блок 12 управления передает сигнал сброса счетчика 8. На первый 17 и второй 18 цифроаналоговые преобразователи через10 15 20 25 30 35 40 45 50 55 блок 15 магистрального расширителя, канал 16 типа общая шина, блок 19 коммутации и управления поступает иэ вычислительного блока 10 первоначально код нулевого напряжения, приводящий к подаче на второй вход второго порогового блока 4 нулевого порогового напряжения. В регистре состояния блока 33 управления вычислительный блок 10 устанавливает разрешающий потенциал, поступающий на выход разрешения счета блока 9 сопряжения. Этот потенциал через элемент И 7 разрешает счетчику 8 подсчет импульсов псевдоошибокВычислительный блок 10 в течение ряда временных дискретов осуществляет ввод в память количества импульсов со счетчика 8 импульсов. При этом одновременно прово. дится в каждом временном дискрете вычитание иэ содержимого счетчика 8 числа, соответствующего числу импуль сов с опорной частотой р 1=1,2о п которые могли бы появиться в теЧение временного дискрета, и суммирование полученных разностей в оперативной памяти вычислительного блока, а также передача в первый блок 13 цифроаналогового преобразования полученной суммы. Код этой суммы поступает иэ вычислительного блока 10 через магистральный расширитель 15, канал 16 типа общая шина, блок 19 коммутации и управления на первый 17 и второй 18 цифроаналоговые преобразователи, Напряжения, полученные на выходах 26 и 27 цифроаналоговых преобразователей 17 и 18 суммируются с соответствующими весами в фильтре 20 нижних частот, где одновременно благодаря наличию конденсатора 24 производится сглаживание коммутационных помех цифроаналоговых преобразователей. Суммирование с весами напряжений от двух цифроаналоговых преобразователей 17 и 18 обеспечивает умень. шение дискретности напряжения на выходе 25 и, следовательно, увеличение точности измерений по сравнению со случаем использования одного цифроаналогового преобразователя, имеющего недостаточное число разрядов преобразуемого кода (в данном примере это число разрядов равно 10). По мере увеличения количества временных дискретов напряжение дБ, (илидже ь )Са) тС ЬЗ на выходе 25 стремится к установившемуся значению. Время переходного процесса при различных параметрах устройства может быть вычислено заранее. Следовательно, его зависимость от параметров устройства известна. Поэтому после установления напряжений ЛБ и д 0эквивалентные им двоО) 1 ь)2ичные коды могут быть запомнены и использованы для вычисления измеряемых параметров по формулам (2) - (4),Величины ьП) и Ю") определяются2соответственно значениями опорных вероятностей р , р , а точностьОь 1 огрих измерений - коэффициентами преобразования цифроаналоговых преобразователей (фактически максимальным количеством импульсов псевдоошибок, накапливаемых в оперативной памяти устройства в течение цикла измерения). В формулах (1) - (4) параметры а и Ь для шумов с нормальным распределением равны взятым с обратными знаками квантилям нормального распределения уровня 2 р и 2 р соответственОЬ 1 опно.Таким образом, предлагаемое устройство для контроля качества цифрового сигнала позволяет оценить вероятность ошибок в канале связи. Формула изобретения 1. Устройство для контроля качества цифрового сигнала, содержащее последовательно соединенные первый пороговый блок, первый вход которого соединен с первым входом второго порогового блока, сумматор по модулю два, к второму входу которого подключен выход второго порогового блока, и Э-триггер, к входу синхронизации которого подключен выход генератора тактовой частоты, о т л и ч а ю - щ е е с я тем, что с целью повышения точности контроля путем обеспечения раздельного измерения амплитуды сигнала и действующего значения шумов в каналах связи и их отношения сигнал/шум, введен усилитель, выход которого подключен к первому входу первого порогового блока и входу генератора тактовой частоты, а также последовательно соединенные элемент И, счетчик импульсов и блок оопряжения, подключенный к последовательно соединенным вычислительному блоку и блоку индикации, причем второй ана. логовый выход блока сопряжения подключен к входу управления коэффици1332548 Составитель Л.ТимошинаТехред Л. Сердюкова Корректор А, Тяско Редактор Л,Лангаэо Заказ 385056 Тираж 638 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Подписное Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4 ентом усилителя, первый аналоговыйвыход - к второму входу второго порогового блока, выход разрешения счета - к первому входу элемента И, квторому и третьему входам которогоподключены соответственно выход генератора тактовой частоты и выходР-триггера, а выход сброса блока сопряжения подключен к второму входу счетчика импульсов.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок сопряжения содержит блок управления цифроными приборами, первый и второй блоки цифроаналогового преобразования, блок магистрального расширителя интерфейса, информационные, управляющие входы и выходы и входы контроля состояния которых подключены к соответствукицим линиям двунаправленного канала, при этом аналоговые выходыпервого и второго блоков цифроаналогового преобразования являются первым и вторым аналоговыми выходамиблока сопряжения, информационнымивходами которого являются информационные входы блока управления цифровыми приборами, выходы разрешениясчета и сброса которого являются ныходами разрешения счета и сброса блока сопряжения, входом разрешениясчета которого является вход разрешения счета блока магистрального расширителя интерфейса. 3, Устройство по п,2, о т л и ч аю щ е е с я тем, что первый блок цифроаналогового преобразования содержит первый и второй цифроаналоговые преобразователи, информационные управляющие нходы и выходы контроля состояния которых подключены соответственно к информационным, управляющим выходам и входам приема состояния блока коммутации и управления,информационные, уйравляющие входы и 5выходы контроля состояния которыхявляются входами и выходами первогоблока цифроаналогового преобразования, а аналоговые выходы первого ивторого цифроаналоговых преобразователей подключены к входам фильтранижних частот, выход которого является аналоговым выходом первого блокацифроаналогового преобразования,4, Устройство по п,2, о т л и -ч а ю щ е е с я тем, что второй блокцифроаналогово преобразования содержит последовательно соединенные блокуправления, цифроаналоговый преобразователь и фильтр нижних частот, выход которого является аналоговым выходом второго блока цифроаналоговогопреобразования, а информационные,управляющие входы и выходы контролясостояния блока управления являютсявходами и выходами второго блока цифроаналогового преобразования.5. Устройство по п.2, о т л и ч аю щ е е с я тем, что блок управления цифровыми приборами содержитблок управления, пусковой выход которого подключен к входу блока задержки, выход которого подключен кпусковому входу блока управления, вы.ход разрешения счета и выход сбрбса 35которого являются выходом разрешениясчета и выходом сброса блока управления цифровыми приборами, информационные управляющие входы и выходыи выходы контроля состояния которогоявляются информационными, управляющими входами и выходами и выходамиконтроля состояния блока управления.