Аналого-дискретное интегрирующее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 186 94 СО ПИСАНИЕ ИЗОБРЕТЕНИАВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретениетельной технике,вычислительным ус носится к вычислиименно к гибриднымойствам для длиМаа 4М ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Институт проблем моделированв энергетике АН УССР,801327128 тельного быстрого и точного интегрирования произвольно меняющихся аналоговых напряжений. Целью изобретения является повышение точности интегрирования и быстродействия устройства. Устройство содержит аналоговый интегратор 1, комараторы 2, 3, переключатель 4, элемент ИЛИ 5, управляющий триггер 6, блок 7 управления направлением счета, формирователь импульсов 8, реверсивный счетчик 9 и дополнительно введенные нуль-орган 10 и формирователь 11 сигнала запрета. Устройство формирует счетный импульс, при изменении знака приращения интеграла в момент достижения выходным напряжением аналогового интегратора по- Ж рогового уровня, определяемого срабатыванием компаратора. 5 ил.С:Изобретение относится к вычислительной технике, а именно к гибриднымвычислительным устройствам для длительного, быстрого и точного интегрирования произвольно меняющихся аналоговых напряжений.Целью изобретения является повышение точности интегрирования и быстродействия устройства.10На фиг. 1 показана функциональнаясхема предлагаемого устройства, нафиг. 2 - схема аналогового интегратора с переключателем на входе; на фиг . 3 - ,схема блока управления ,направлением счета, вариант, на фиг. 4 - схема формирователя импульсов, вариант,на фиг. 5 - схема формирователя сигнала запретаАналого-дискретное интегрирующееустройство (фиг. 1) содержит аналого вый интегратор 1, компараторы 2 и 3,переключатель 4, .элемент ИЛИ 5, управляющий триггер 6, блок 7 управлениянаправлением счета, формирователь 8 2 бимпульсов, реверсивный счетчик 9,.нуль-орган 10 и формирователь 11 сигнала запрета.Аналоговый интегратор 1 с переключателем 4 на входе (фиг. 2) состоитиз операционного усилителя 12 с конденсатором 13 в цепи обратной связис входными масштабнымирезисторами14, второго конденсатора 15 и ключей16, включенных параллельно конденсаторам 13 и 15. Переключатель 4 содер 35жит набор переключающих контактов17, два элемента И-НЕ 18 и элементНЕ 19.Блок 7 управления направлениемсчета (фиг. 3) состоит из элементаНЕ 20, триггера 21 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22,1Формирователь 8 импульсов (фиг.4)состоит иэ элементов 23, конденсатора 24, элементов ЗИ-НЕ 25, 2 И-ИЛИ-НЕ26, резистора 27, конденсатора 28,элемента 29 задержки и элемента 2 И-НЕ(фиг. 5) состоит из элементов НЕ 31,триггеров 32 и элементов ЗИ-НЕ 33.Устройство работает следующим образом.Входной сигнал через переключатель4 поступает на один иэ входов аналогового интегратора 1. Как только напряжение на выходе аналогового интегратора 1 достигает одного иэ пороговых уровней, срабатывает компаратор2 или 3, при этом формируется отрицательный управляющий сигнал, который своим передним фронтом через элемент ИЛИ 5 изменяет состояние управляющего триггера 6 на противоположный, вследствие. чего переключатель 4переключает входной сигнал на противоположный вход аналогового интегратора 1. Это изменяет знак приращенияинтеграла на выходе аналогового интегратора 1 и выходное напряжение начинает стремиться к противоположномупороговому уровню и так далее. Признакопостоянном входном сигнале компараторы 2 и 3 срабатывают строго поочередно,Если же в какой-либо момент входной сигнал изменит свой знак, то изменится и знак приращения интегралана выходе аналогового интегратора 1.В этом случае один из компараторов2 или 3 срабатывает дважды подряд.Формирователь 8 при наличии разрешающего сигнала управления с формирователя 11 формирует по переднему фронтусигнала компараторов 2 или 3 счетныйимпульс, который в зависимости от направления счета, формируемого блоком17 по данным нуль-органа 10 и управляющего триггера 6, накапливаетсяв реверсивном счетчике 9. Если входной сигнал отсутствует или соизмеримс дрейфом нуля опрационного усилителя, выходное напряжение аналоговогоинтегратора 1, после достижениятого или иного порогового уровня исрабатывания компаратора 2 или 3,переключения управляющего триггера би переключателя 4, не изменит свойзнак приращения, то формирователь 8на своем первом выходе формирует установочный импульс, обнуляющий интегрирующий и корректирующий конденсаторы 13 и 15 аналогового интеграто"ра. 1, который исчезает, как тольковыходное напряжение аналогового интегратора 1 станет меньше пороговогоуровня, а компаратор 2 или 3 возвратится в исходное состояние, При этомформирователь 11 сигнала запрета придвухкратном исследовательном изменении направления счета сформирует сигнал, который запрещает появление навтором выходе формирователя 8 счетного импульса. Этот процесс будет повторяться до тех пор, пока не появится входной сигнал или он не станетбольше дрейфа нуля операционного усилителя 12.Формула изобретенияАналого-дискретное интегрирующее устройство, содержащее аналоговый интегратор, информационные входы которого через переключатель соединены с входом устройства, а выход подключен к входам двух компараторов, выходы которых через элемент ИЛИ соединены с информационным входом формирователя импульсов и через управляющий триггер - с входом управления переключением переключателя и первым инфор" мационным входом блока управления направлением счета, выход которого подключен к входу управления направлением счета реверсивного счетчика, выход которого является выходом устройства, а счетный вход соединен с выходом счетных импульсов формирователя импульсов, подключенного выходом установочных импульсов к входу обнуления аналогового интегратора, о т л ич а ю щ е е с я тем, что, с целью повышения точности интегрирования и быстродействия устройства, оно содержит формирователь сигнала запрета и нуль-орган, включенный между выходом аналогового интегратора и вторым информационным входом блока управлениянаправлением счета, причем формирователь сигнала запрета выполнен на двухтриггерах, двух элементах ЗИ-НЕ идвухэлементах НЕ, выход блока управлениянаправлением счета подключен к0-входу первого триггера, первому входу первого элемента ЗИ-НЕ и черезпервый элемент НЕ - к первому входувторого элемента ЗИ-НЕ, вторые входывторого и первого элементов ЗИ-НЕсоединены соответственно с прямыми выходами первого и второго триггеров,третьи входы второго и первого элементов ЗИ-НЕ соединены с инверсными.выходами второго и первого триггеровсоответственно, а выходы элементов .ЗИ-НЕ объединены.и подключены к входу запрета формирователя импульсов,выход установочных импульсов которого соединен с входом разрешейия переключения переключателя, П-вход второго триггера формирователя сигнала запрета соединен с прямым выходом. первого триггера, С-входы триггеров через второй элемент НЕ формирователясигнала запрета подключены к выходуэлемента ИЛИ, соединенному с управляющим входом блока управления направлением счета.