Цифровой фазометр

(21) (22) (46) (72) (53) (56) ометры. Р983. Ав11 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ 3880715/24-2109.04.8530.10.86. Бюл.40М.Х, Шубов и В.С. Селез621,317.373(088.8)Смирнов П,Т, Цифровые фнергия, 1974, с. 11-14.торское свидетельство С4977, кл. С 01 К 25/08,(54) ЦИФРОВОЙ ФАЗОМЕТР(57) Изобретение может быть использовано в информационно-измерительных системах. Цель изобретения - расширение диапазона частот входных сигналов при. сохранении точности измерения фазы. Цифровой фазометр содержитформирующие блоки 1 и 2, фильтр 3,преобразователь 4 напряжение - код,блок 5 управления, коммутатор 6, запоминающий регистр 7 и преобразователь 8 код - напряжение. Введениеформирователя 9 интервала интегрирования и образование новых связеймежду элементами устройства позволяет достичь поставленную цель 3 ил.Изобретение относится к измерительной технике и может быть использовано в информационно-измерительных системах.Цель изобретения - расширение5диапазона частот входных сигналов при сохранении точности измерения фазы.На фиг, 1 представлена функцио 10нальная схема цифрового Фазометра, на фиг. 2 - Функциональная схема формирователя интервала интегрирования, на фиг. 3 - Функциональная схема блока управления.15Цифровой фазометр, содержит формирующие блоки 1 и 2, Фильтр 3, преобразователь 4 напряжение - код (ПНК) блок 5 управления, коммутатор б, запоминающий регистр 7, преобразователь 8 код - напряжение (ПКН) и формирова 20тель 9 интервала интегрирования. Выходы формирующих блоков 1 и 2 соединены соответственно с первым и вторым входами блока 5 управления, пер 25вый и второй выходы которого соединены с первым и вторым управляющими входами коммутатора б, третий выход - с управляющим входом фильтра 3, а четвертый выход - с управляющим входом ПНК 4, Выход коммутатора б соединен с первым аналоговым входом фильтра 3, первый выход которого соединен с аналоговым входом ПНК 4, группа выходов которого соединенас группой входов запоминающего регистра 7, а группа выходов последнего соединена с группой входов ПКН 8, выход которого соединен с первым опорным входом ПНК 4. Первый вход4 О формирователя 9 интервала интегрирования (ФИИ) соединен с выходом формирующего блока 1, второй, третий и четвертый входы соединены соответственно с пятым, шестым и седь 45 мым выходами блока 5 управления, причем первый и второй выходы ФИИ 9 соединены соответственно с третьим и четвертым входами блока 5 управления, а третий выход соединен со вторым управляющим входом ПНК 4, третьим50 управляющим входом коммутатора 6 и пятым входом блока 5 управления, шестой вход которого соединен с вторым выходом фильтра 3. Первый и второй аналоговые входы коммутатора 6 соединен с клеммой источника питающего напряжения, вторым аналоговым входом фильтра 3 вторым опорным входом ПК 1; 8 и опорным входом ПНК ФИИ 9 может содержать, например, триггер 10, элемент И 11, первый элемент ИЛИ 12, реверсивный счетчик 13, дешифратор 14 и второй элемент ИЛИ 15. При этом на )"-вход триггера 10 и первый вход элемента И 11 поступает сигнал с выхода формирующего блока 1, на-вход триггера 10 сигнал с пятого выхода блока 5 управления. С выхода триггера 10 сигнал поступает на тре",.ий управляющий вход коммутатора б и на второй вход элемента И 11, выход которого соединен с первым входом элемента ИЛИ 12, второй вход которого соединен с шестым выходом блока 5 управления, а выход - с С-входом реверсивного счетчика 13, управляющий вход которого соединен с седьмым выходом блока 5 управления. Выходы реверсивного счетчика 13 соединены с входами дешифратора 14, выходы которого соединены с входами элемента ИЛИ 15 н с четвертым входом блока 5 управления. Выход элемента ИЛИ 15 соединен с третьим входом блока 5 управления.Блок 5 управления (Фиг.3) может состоять из первого элемента И 16, входы которого соединены с выходами Формирующих блоков 1 и 2, второго элемента И 17, первый вход которого соединен с выходом формирующего блока 1, первого триггера 18, первого инвертора 19, второго триггера 20, третьего элемента И 21, двоичного счетчика 22, дешифратора 23, второго инвертора 24 элемента ИЛИ 25, четвертого 26 и пятого 27 элементов И, третьего 28 и четвертого 29 триггеров, шестого 30 и седьмого 31 элементов И и генератора 32 тактовых импульсов. Выход элемента И 16 соединен с вторым входом элемента И 17, выход которого соединен с С-входом четвертого триггера 29 и первым входом элемента И 30, Э-вход первого триггера 18 соединен с вторым выходом фильтра 3, С-вход с первым выходом ФИИ 9, 1 -вход с выходом элемента И 26, первый вход которого соединен с первым выходом дешифратора 23, первым входом элемента И 31 и 1 -входом триггера 20, а второй вход - с вторым выходом ФИИ 9, входом инвертора 24 и первым входом элемента И 27, второй вход которого3 126728 соединен с четвертым входом ФИИ 9, выходом триггера 29 и вторым входом элемента И 30, выход которого соединен с первым управляющим входом коммутатора 6 и первым входом элемента 5 ИЛИ 25, второй вход которого соединен с третьим управляющим входом коммутатора б,а выход - с вторым управляющим входом коммутатора 6 .Первый выход триггера 18 соединен с вторым входом ФИИ 9 и входом первого инвертора 19, выход которого соединен с 3-входом триггера 20, выход которого соеди- нен с первым входом элемента И 21, второй вход которого соединен с выхо дом генератора 32 импульсов, а выход - с входом двоичного счетчика 22, группа выходов которого соединена с группой входов дешифратора 23, второй выход которого соединен с пер вым управляющим входом ПНК 4, а третий выход - с управляющим входом фильтра 3, причем второй выход триггера 18 соединен с 1 -входами триггеров 28 и 29. Кроме того, выход инвертора 24 соединен с вторым входом элемента И 31, выход которого соединен с 5 -входом триггера 28, а выход последнего соединен с Э -входом триггера 29.30 Фильтр 3 выполнен в виде интегратора на операционном усилителе.Коммутатор 6 является типовым радиотехническим элементом, например,типа 590 КН, бК 0,347,000 ТУЗ,Цифровой фазометр работает следующим образом.Процесс преобразования происходитв два цикла.40В первом цикле по фронту импульсавходного сигнала О, через коммутатор,р на вход фильтра 3 подается напряжение источника питающего напряжения. ИнтеРвал времени, в течениекоторого напряжение источника подается на фильтр 3, формируется в ФИИ9 и определяется условиями:величина напряжения на выходеинтегратора должна находиться в пределах от ЬИ 1 до О,ц(где Ощ- напряжение источника питающего напряжениями,- интервал интегрирования долженбыть равен 2 периодам напряжения,55(где щ= 0,1,2,).Эти условия реализуются в ФИИ 9.По окончании интегрирования навход ПНК 4 с блока 5 управления по 7адается сигнал разрешения преобразования,при этом сигнал с выхода фильтра 3 преобразуется в код, который записывается в запоминающий регистр 7. В качестве опорного напряжения на ПНК 4 подается напряжение источника питающего напряжения. После окончания преобразования происходит возвращение фильтра 3 в исходное состояние по управляющему сигналу, поступающему с блока 5 управления.Таким образом, величина напряжения на выходе фильтра 3 в первом цикле преобразования находится в пределах от )дц" до О при любой ча 2ИтФ стоте входных сигналов в заданном ди- апазоне и пропорционально величине 72 (где Т - период входных сигналов).Во втором цикле измерения импульсная последовательность, формируемая в блоке 5 управления, с длительностью импульсов, равной сдвигу фаз межДу входными сигналами О, и О , подается на управляющий вход коммутатора 6, при этом каждым импульсом по входу фильтра 3 подключается напряжение источника питающего напряжения на время, равное разности фаз между сигналами О, и О . При этом число импульсов, подаваемое на коммутатор 6, равно числу периодов, в течение которого производилось интегрирование в предыдущем цикле. Управляющий сигнал, реализующий это условие, также формируется в ФИИ 9. Следовательно, напряжение на выходе интегратора во втором цикле преобразования пропорционально величине2 (где ч- длительность импульсов, равная сдвигу фаз между сигналами Ои О). После окончания интегрирования блок 5управления выдает сигнал разрешения преобразования. При этом в качестве опорного напряжения в ПНК 4 используется напряжение с выхода ПНК 8. В результате преобразования во втором цикле получают код пропориональный отношению " = зт.2 т т.е. код, соответствующий сдвигу фаэ входными сигналами О, и 0В цифровом фазометр при изменении частоты исследуемых сигналов напряжение на выходе фильтра 3 в первом и втором циклах преобразования изменяется незначительно, что позволяет производить измерение фазы .в1267287 15;6 широком диапазоне частот входныхсигналов при сохранении точностиизмерения. ф о р м у л а изобретения Цифровой Фазометр, содержащий первый и второй формирующие блоки, вхо" ды которых соединены с входными клеммами цифрового фазометра, фильтр, преобразователь напряжение - код, группа выходов которого соединена с выходными клеммами цифрового фазометра, блок управления, коммутатор, запоминающий регистр, преобразователь код - напряжение, при этом выходы формирующих блоков соединены с первым и вторым входами блока управления, первый и второй выходы которого соединены с первым и вторым управляю 20 щими входами коммутатора, третий выход - с управляющим входом Фильтра, а четвертый выход - с управляющим входом преобразователя напряжение -25 код, причем первый выход Фильтра соединен с аналоговым входом преобразователя напряжение - код, группа выходов которого соединена с группой входов запоминающего регистра, группа выходов которого соединена с группой входов преобразователя код -напряжение, а выход последнего соединен с первым опорным входом преобразователя напряжение - код, о т л ич а ю щ и й с я тем, что, с цельюрасширения диапазона частот входныхсигналов при сохранении точности измерения фазы, в него введен формирователь интервала интегрирования, пер"вый вход которого соединен с выходомпервого Формирующего блока, второй,третий и четвертый входы соединенысоответственно с пятым, шестым иседьмым выходами блока управления,причем выход коммутатора соединен спервым аналоговым входом фильтра,первый и второй выходы формирователя интервала. интегрирования соединены соответственно с третьим и четвертым входами блока управления, а тре"тий выход соединен с вторым управляющим входом преобразователя напряжение - код, третьим управляющимвходом коммутатора и пятым входомблока управления, шестой вход которого соединен с вторым выходом фильтра, первый и второй аналоговые вхо"ды коммутатора соединены с клеммойисточника питающего напряжения, вторым аналоговым входом фильтра и вторым опорным входом преобразователякод - напряжение.1267287 ектор М. Самборск дписное Заказ ета СССРытий д. 4/ рият Составитель М. Катановедактор Л. Пчелинская Техред Л.Сердюкова 767/41 Тираж 728 ВНИИПИ Государственного коми по делам изобретений и от 113035, Москва, Ж, Раушска