Цифровой регулятор

)3ВВЬЯМОТИ 4 ИДЕТЕПЬСТВУ АВТОРСКОМ ЬфГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетельство СССР У 1061170, кл, 0 05 В 19/40, 1981,Авторское свидетельство СССР 9 754360, кл. О 05 В 13/02, 1977.Авторское свидетельство СССР Р 873206, кл. 0 .05 В 11/26, 1979. (54) ЦИФРОВОЙ РЕГУЛЯТОР(57) Изобретение относится к области металлообрабатывающей промьппленности и может быть использовано в станках с числовым программным управлением для регулирования напряжения питания, В регуляторе решаются задачи поддержания регулируемого параметра в зоне заданных допустимых значений и компенсации влияния высших возмущений на регулируемый параметр. При этом сигнал с выхода частотного датчика регулируемого параметра поступает. на первый вход блока синхронизации. В зависимости от частоты этого сигнала в блоке синхронизации формируется временной интервал, в течение которого разрешено прохождение тактовых импульсов с выхода генератора тактовых импульсов на первый выход блока синхронизации, На втором выходе блока синхронизации формируется сигнал"Сброс", в качестве которого испольЯО 1247836 А 1 зуется второй тактовый импульс после окончания формирования временного интервала в блоке синхронизации, а на третьем - импульс Запись", в качестве которого используется первый тактовый импульс после окончания формирования временного интервала в блоке синхронизации. Сигнал с перво- го выхода блока синхронизации поступает на информационный вход счетчика, состояние которого соответствует ве- . личине регулируемого параметра и анализируется с помощью дешифратора. Выходные сигналы дешифратора поступают на информационные входы коммутатора, который пропускает на свои выходы сигналы в зависимостиот сигнала управления с выхода задатчика, несущего информацию о границах зоны допустимых значений регулируемого параметра. Выходные сигналы коммутатора поступают на информационные входы ВБ-триггеров, меняя их исходное со- . стояние. Выходные сигналы В 8-триггеров фиксируются в блоке памяти в момент прихода сигнала "Запись" с третьего выхода блока синхронизации.00 Сразу же сигналом "Запись" на втором фф выходе блока синхронизации формирует- Фф ся сигнал "Сброс", который приводит счетчик и ВЯ-триггеры в исходное состояние. Выходные сигналы блока памяти преобразуются в выходном преобразователе в управляющие сигналы фВольше" и "Иеньше"2 ил.Изобретение относится к металлообрабатывающей технике и может быть использовано в станках с числовым программным управлением для регулировацн 11 пдпряжеция питания.5Цель изобретения - повышение точности и быстродействия.1 а фиг 1 представлена структурнаясхема регулятора; на фиг, 2 - эпюрысигналов, характеризующие работу реОГу 11 ятордвЦифровой регулятор содержит генератор тактовых импульсов 1, блоксинхронизации 2, счетчик 3, дешифратор 4, коммутатор 5, первый и второйВБ-триггеры 6 ц 7, блок памяти 8, Выходной преобразователь 9, датчик 10,зддд 1 ннс 11 еа 11 нг. 2 введены обозначения:эцюры 2-31 сигналов, Г - сцгцдл на1-ом Выходе 1.-ого блока, с 1, - выходной сигнал -ого блока,Ге 1 улцтор работает следующим обра011 вГенератор 1 генерирует пепрерыв 25ную последовательность импульсов (эп 1 ора2 ца фнг. 2), которая поступает ца111 о 1 О 1 Вход блока синхронизации 2.а первый вход блока синхронизации 2цосту 11 ает выхоцной сигнал датчика 10.Обратной связи), Частота выходногос.цгцалд датчика 10 зависит от величины регулируемого параметра, В блокес.1,нхропизации 2 из сигнала Одатчика 1 О вырабатывается временной интерцал (эпюра 13 ца фиг. 2) и заполняется импульсамн 1 генератора тактовых11 мпульсов (эпюра 14 на фиг, 2). Эти1 и 1 упьсы с первого выхода блока синхронизации 2 поступают на первый вход 40сче 1 чнка 3,Рдссмотр 1 ьм частный случай трехразр 11 дцого счетчика 3. с выходов счетчика 3 импульсы (.эпюры 15-17 на фиг2)поступают ца входы дешифратора 4, ас выходов дешифратора 4 импульсы(эцюры 18-23. На фиг. 2) поступают нагп 1 формационный вход коммутатора 5.Коммутатор 5 пропускает на своиВыходы импульсы только от определенц 1 х, заранее выбранных выходов дешифраторд 4, Этот выбор осуществляетсяустановкой коммутатора по управляющему входу, исходя из заданных верх-ней и 1 н 1 жней Границ 30 ны допустимых 55значений регулируемого параметра,ннфор 11 дция о которь 1 х содержится вВЗ 1 холцОм си 1"Нале 1 зддс 1 тчикд. 1+ Пусть эта зона будет такова, чтонижней ее границе соответствует заполнение временного интервала (эпюра 13 нд фиг. 2) пятью импульсамигенератора 1 тактовых импульсов,верхней - четырьмя импульсами (эпюра 4 на фиг, 2). В соответствии сэтим производится установка коммутатора 5 таким образом, чтобы он пропускал импульсы только с тех выходовдешифратора 4, которые соответствуютсостояниям "4" и "6" счетчика 3.Рассмотрим случай, когда регулируемый параметр находится в зонедопустимых значений (в допуске).с,Тогда временной интервал (эпюра 12на фиг, 2), формируемый из сигналадатчика 10, будет такк 1, что в негоуместятся четыре или пять импульсовгенератора тактовых импульсов 1.Пусть их, например, будет четыре(эпюра 14 ца фнг. 2). Эти импульсыпоступают ца счетчик 3, и он поспедовдтельно принимает состояния от11011В момент, когда счетчик 3 приметсостояния "4", дешифратор 4 выделитэто состояние, Коммутатор 5 пропустит импульс, соответствующий этомузначению, нд В-вход второго ВБ-триггера 7, Этим импульсом второй ВБтриггер 7 установится в состояние"0", Исходное состояние второгоВБ-триггера 7 - "1". Сигндл с выходавторого ВБ-триггера 7 подается павторой информационный вход блока памяти 8. Первый же импульс (момент 1,зпюра 24 на фиг, 2) генератора тактовых импульсов 1 после окончаниявременного интервала (эп 1 ора 13 нафиг, 2) с третьего выхода блока синхронизации 2 подается в качестве импульса нЗаписьна управляющий входблока памяти 8, Этим импульсом состояния ВБ- триггеров 6 и 7 записываютсяв блок памяти 8Исходные состоянияпервого ВБ-триггера 6 - "0", второгоВБ-триггера 7 - "1", В эти состоянияони устанавливаются после каждогоочередного временного интервала заполнения (эпюра 13 на фиг. 2) или,что то же самое, перед началом каждого следующего интервала заполнения.Эта установка ВБ-триггеров 6 и 7 висходное состояние и одновременно сэтим сброс счетчика 3 в нулевое состояние Осуществляется импульсами1ми блоком синхронизации 2 на втором выходе, Импульсы "Сброс" поступают на второй вход счетчика 3 и на Б- и В-входы соответственно первого и второго ВБ-триггеров 6 и 7. 5Импульс "Сброс" следует во времени (эпюра 25 на фиг. 2) непосредственно за импульсом "Запись" (эпюра 24 на фиг. 2), также вЬрабатываемым блоком синхронизации 2.Таким образом, как только счетчик 3 примет состояние "4", второй ВБ-триггер 7 установится в состояние "0", Как только интервал заполнения кончится, то первым же тактовым импульсом после его окончания (эпюра 24 на фиг. 2) состояния ВБ-триггеров 6 и 7 будут переписаны в блок памяти 8, Поскольку к этому моменту времени состояния ВБ-триггеров 6 и 7 будут рав20 ны "0", то выходной преобразователь 9 не будет вырабатывать управляющий сигнал (" Больше" или "Меньше" ) для исполнительного механизма, который воздействует на регулируемый параметр.Предположим, что под воздействием какого-либо возмущения регулируемый параметр вышел за пределы допустимых значений. Соответственно изменится сигнал датчика 10. Допустим, что отклонение регулируемого параметра произошло в сторопу его увеличения, При этом сигнал 11,О датчика 10 изменился таким образом, что во временной ин тервал (эпюра 13 на фиг. 2), формируемый из него в блоке синхронизации 2, уместятся теперь только три импульса генератора (эпюра 14 нафиг, 2). Это значит, что через коммутатор 5 40 не пройдут импульсы на В- и Б-входы соответственно. ВБ-триггеров 6 и 7, поскольку коммутатор 5 настроен выходным сигналом задатчика 11 на пропуск импульсов только в тех случаях, когда 45 счетчик 3 принимает состояния "4" и "6". Следовательно, в момент времени( эпюра 24 на фиг, 2), когда поступит импульс "Запись" на управляющий вход блока памяти 8, в блок памяти 8 50 запишется. такое состояние КБ-триггеров 6 и 7, которое они приняли под воздействием импульса "Сброс" (эпюра 25 на фиг, 2, момент времени 1 ), следующего после предыдущего ийтерва ла заполнения, т.е. состояние ББ-триггера б - "0" и ББ-триггера 7 - "1", Информация об этих состояниях ББ триггеров 6 и 7 из блока памяти 8поступит на выходной преобразователь9. На первый вход выходного преобразователя 9 поступит логический сигнал"0", а на второй вход - логическийсигнал "1", Под действием этих сигналов выходной преобразователь 9 навтором входе вырабатывает управляющий сигнал "Меньше", Этот сигнал че-.рез исполнительный механизм. (на чертеже не показан) вызовет уменьшениерегулируемого параметра.Сигнал "Меньше" будет вырабатыватьсявыходным преобразователем 9до тех пор, пока регулируемый параметр не войдет в зону допустимыхзначений. При этом сигнал Ц датчика 10 будет изменяться и в некоторыймомент времени он достигнет такогозначения, при котором во временнойинтервал заполнения (эпюра 13 нафиг. 2) уместятся четыре тактовыхимпульса. При этом. как уже рассматривалось, в момент, когда счетчик 3примет состояние "4", ББ-триггер 7установится в состояние "0". Следовательно, к моменту прихода импульса 1 Запись" на управляющий вход блока памяти 8, в последний будут записаны нулевые состояния ББ-триггеров 6 и 7, Выходной преобразователь9 снимет сигнал управления "Меньше"со своего второго выхода (эпюра 31на фиг, 2),Рассмотрим случай, когда регулируемый параметр отклонился в другуюсторону, в сторону уменьшения, исигнал датчика 10 изменился при этомтаким образом, что во временной интервал (эпюра 13 на фиг. 2) уменьшаются,например, шесть импульсов генератора тактовых импульсов 1. Тогдасчетчик 3 последовательно будет принимать состояния от "0" до "6".В момент времени 1, (эпюра 27 нафиг. 2), когда счетчик 3 примет состояние "4", ББ-триггер 7 установится в состояние "0", ВБ-триггер 6будет установлен в состояние "1"(эпюра 26 на фиг. 2),Импульсом "Запись" в момент. времени 1, эти состояния ББ-триггеров6 и 7 будут записаны в блок памяти8 (эпюра 24 и 28 на фиг, 2).На первом и втором выходах блокапамяти 8 сигналы будут соответствовать состояниям "1" и "0" ВБ-триггеров 6 и 7. Эти сигналы подаются на1247836 6сигнал Ц, с выхода генератора тактовых импульсов, в качестве дешифратора-счетчика может быть использованамикросхема 5641 ИЕ 9,О 5 Счетчик 3 представляет собой двоцчцо-десятичцый счетчик, выполненныйнапример, на микросхеме 564 ИЕ 14.Выходцой преобразователь 9 можетбыть реализован, например, ца микро 10 схеме 564 ЛУ 4. 5первый и второй входы выходного преобразователя 9. Выходной преобра ;зователь 9 под воздействием этих сигналов дырабатыьает ца своем пер 11вом выходе сигнал Ьользце (зпюра .3 ца 11 зиг, 2), Этот сцгнал будет прц утствовать до тех пор, пока регулируемый параметр це войдет д зону допустимых значений, Это процзойдез тогда, когда сигнал Ц, датчика 10 будет такии что во временной интерззал (эпюра 13 ца 111 здг. 2) уместятся пять змпульсов (илц четыре). 11 рзз этом не наступит состояние счетчика 3, разцзое "б", и ТТБ-триггер б не уста 1111нов цтся в состояние1Е моменту очередного импульса Запись" (эпюра 24 ца Фиг. 2, момент времени) состояния ББ-триггеров 6 и 7 будут Нулевые , зз, следова 11 1 20 тельно, ззыходной преобразователь 9 сзцтзет со сдоепо перззого гыхода сцгцап "11 опьше (эпюра 30 ца фцг. 2).В качестде генератора 1 может быть25 использован кварцевый генератор.Первый и ззторой 11 Б-трззггерьз.б и 7 иогут быть вьзпоппеззьз, например, ца микросхеме 5164 ТР 2. Бнэк цазяти 8 может быть дыпол зец, например, ца микросхеме 564 П 12,Дезии 11;1 эатор 4 может быть выполнен цацрциер, ца микросхеме 5641 ЩТ.Блок синхронизации 2 представляет собой устройство, состоящее из индер-З 5 тора, выполнецного, наприме 1 э, на микросхеме 564 ЛП 2, ца вход которого подастся сигнал 11 ю , а ззыход которого соединен с первьыц входаии первого ц ззто 1 эого элементов 2 И, выполненных, 10 цапрциер, ца микросхемах 564 ЛЛ 7, На ззторые входы элементов 2 И поступают сигналы с выходов дешис 1 эратора-счетчика, ца выходы которого поступает Формула изобретеция Цифровой регулятор, содержащий выходной преобразователь, блок памяти, задатчик, коммутатор з 3- датчик, соединенный выходом с первым входом блока синхронизации, подключенного вторым входои к выходу генератора тактовых импульсов, а первым и вторым выходаии - к первому и второму входам счетчика, соединенного выходом с входои дешцфратора, . о т л ц ч а ю щ ц й - с я тем, что, с целью повышения точности и быстродействия регулятора, в неи дополнительно устацодлепы первый ц второй ББ-триггеры, причем выход .задатчика соединен с управляющим вхо- ДОИ КОММУтатОРа, ПОДКЛЮЧЕЦЦОГО ИН 111 ОР- мационным входом к выходу дешифратора, цердыи выходом - к Б-входу первого ВБ-триггера, а вторыи выходом - к Р-входу второго ББ-триггера, Б-вход первого ВБ-триггера и Б-вход второго ББ-триггера соединены с вторым выходом блока синхронизации, выходы первого и второго ВБ-триггеров подключены к первому и второму информационным дходаи блока памяти, соединенного управляющим входои с третьим выходом блока синхронизации, а первым и вторым выходами - с первым и вторым входамц выходного преобразователя.1247836 Составитель Ю. Гладковактор И. Сегляник Техред В.Кадар Корректор В. Бутяг 24/47В ак 113035 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 19 гп 21 гг Тираж 836 ПодписноеИ Государственного комитета СССРпо делам изобретений и открытийМосква, Ж, Раушская наб., д, 4/