Цифровой фазовращатель

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 8012396 1140 01 В 25/ ЩМЩЯ 1 Ф,Я ПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКОМУ С ТЕЛЬСТ ЛЙО Ы АЩАТЕЛЬится к радиоспольэованоного элементарегулирования ременной заия - повышениефазы. Устрой", блок 2 сравок 3, Э-тригастоты и 1 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРУ 1084971, кл. Н 03 Н 7/8, 983.Авторское свидетельство СССРВ150576, кл. О 01 В 25/04, 1984.(54) ЦИФРОВОЙ ФАЗОВР (57) Изобретение относ технике и может быть и в качестве дополнитель систем автоматического по частоте, фазе или в держке, Цель изобретен точности регулирования ство содержит счетчик нения, фазозадающий бЛ геры 4 и 5, делитель 6 ходной блок 7. Цель изобретения достигается благодаря тому, что осуществляется точное управление фазойсигнала низкой частоты на выходеуправляемого делителя 6 частоты. Ввыходном блоке 7 реализуется цифровое суммирование или вычитание сигналов с точнорегулируемой фазой низкой частоты и груборегулируемой фаэой высокой частоты с выхода схемывращения. На выходе блока формиру 1 отся импульсы, средняя частота следования которых равна сумме или разности высокой или низкой частот,Точность регулировки фазы определя"ется минимальным дискретом управления фазы низкочастотного сигнала.Это позволяет уменьшить дискрет ре"гулировки фазы сигнала без повышениячастоты опорного сигнала.з.п. ф-ы,2 ил39630 2 5 1 О Ф, 5 2 О 25 ЗО 35 4 О 45 5 О 55 12Изобретение относится к радиотехнике и может быть использовано в качестве дополнительного элемента систем автоматического регулирования по частоте, Фазе или временной задержке.Цель изобретения - повышение точности регулировки Фазы.указанная цель достигается тем, что осуществляется точное управление фазой сигнала низкой частоты на выхоце управляемого делителя частоты. В выходном блоке реализуется цифро вое суммирование или вычитание сигналов с точнорегулируемой фазой низкой частоты и груборегулируемой фазой высокой частоты с выхода схемы, вращения. На выходе блока Формируются импульсы, средняя частота следо ванин которых равна сумме или разно" сти высокой и низкой частот, а точность регулировки Фазы определяется минимальным дискретом управления фазы низкочастотного сигнала, Это поэволяет уменьшить дискрет регулировки фазы сигнала беэ повышения частоты опорного сигналаНа фиг.1 приведена функциональная схема устройства; на Фиг. 2- пример конкретного выполнения схемы управляемого делителя частоты.Цифровой Фазовращатель (Фиг. 11 содержит счетчик 1, выходы которого подключены к первым входам блока 2 сравнения, вторые входы которого соединены с выходами Фазозадающего блока 3, информационный вход которогосоединен с шиной управляющих сигналов., причем основной и сопряженныйвыходы блока 2 сравнения подключенык информационным входам первого 4 и второго 5 Э-триггеров, тактовые входы которых соединены со счетным входом счетчика 1 и шиной опорного сигнала, выход Р-триггера 4 подключенк тактовому входу управляемого делителя 6 частоты и первому тактовомувходу выходного блока 7, к второму .тактовому входу которого подключенвыход Э-триггера 5, выход выходногоблока 7 соединен с выходной шиной,вход уцравления подключен к шине управляющих сигналов, а информационный вход выходного блока 7 соединен с выходом управляемого делителя 6 частоты, информационный вход которого подключен к шине управляющих сигналов.Управляемый делитель 6 частоты (фиг, 2)содержит ш-разрядный сдвиговый регистр 8, тактовый вход которого соединен с тактовым входом управляемого делителя 6 частоты, тактовым входом генератора 9 одиночных импульсови тактовым входом второго сдвиговогорегистра 1 О, выход которого соединенс управляющими входами ш-разрядногосдвигового регистра 8 и ш-разрядногорегистра 11 памяти, выходы разрядовкоторого подключены к информационнымвходам ш-разрядного сдвигового регистра 8, выход которого соединен свыходом управляемого делителя 6 частоты и управляющим входом генератора9 одиночных импульсов, выход которого подключен к информационному входувторого сдвигового регистра 10, причем вход записи регистра 11 памятисоединен с информационным входом управляемого делителя 6 частоты.Предлагаемое устройство работаетследующим образом.На счетный вход счетчика 1 поступают входные импульсы с шины опорного сигнала с частотой повторения ГщПри этом происходит периодическоеизменение кода записанного в счетчике 1, с периодом К/Гон, где Ккоэффициент пересчета счетчика 1,Изменяющийся код Ас выходов разрядов счетчика 1 поступает напервыевходы блока 2 сравнения, на вторыевходы которого поступает код Всвыходов Фазозадающего блока 3. Навыходах Р и Р блока 2 сравнения син"хронно с моментами совпадения входных кодов А 1 и В, формируются импульсы с частотой повторения Лых,= Г, /К, сдвинутые друг относитепьно друга на полпериода частоты ГвьхКроме полезных импульсов на выходахР и Р" блока 2 сравнения могут возникнуть паразитные импульсы, наличиекоторых обусловпено влиянием конечных зацержек и времени срабатыванияреальных элементов устройства, атакже и нестабильностью вследствиевлияния температуры, напряжения питания и т.д. Для фильтрации параэитныхимпульсов сигналы Р и Р" с выходовблока 2 сравнения подаются на ин"формационные входы первого основногои второго сопряженного 5 Р-триггеровна тактовые входы которых подается сигнал опорной частоты Гоп Таким образом, на выходах й и дф Л-триггеров 4 и 5 Формируются импупь сы, состветствующие полезным составьыхоЬыхо ш Кг 15где Кг - коэффициент деления управляемого делителя частоты, при данной конкретной реализации равен числу разрядов сдвиго ного регистра 8. 3 23 ляющим сигналов Р и Рх с выходов блока 2 сравнения.Изменение кода на выходах фаэозадающего блока 3 в соответствии с поступающим на его вход управляющим кодом с шины управляющих сигналов вызывает изменение фазы сигналов Й и й" на входах П-триггеров 4 и 5 с ми 360 нимальным дискретом ай, С выКл 10 хода Р-триггера 4 последовательность импульсов поступает на тактовый вход управляемого делителя 6 частоты (фиг. 2) и с него на вход ш-разрядного сдвигового регистра 8, у котошрого 2 разрядов, взятых подрядш Зшнапример, от - до в ), находятся в состоянии логической единицы, а остальные его разряды - в состоянии логического нуля, Синхронно с импульсами сигнала 6, имеющими частоту следования Гьыхо, происходит последовательное перемещение области еди ничных состояний к выходу сднигоного регистра 8. Через ш периодов час 4тоты -Гьых, на выходе последнего разряда ш-разрядного сдвигового регистра, З 0 а следовательно, и на выходе управляемого делителя частоты нулевое логическое состояние изменится на единичное, которое подтверждается вш 35 течение - периодов частоты Гщх Затем вновь на выходе сдвигового регистра 8 и соответственно на выходе управляемого делителя 6 частоты установится состояние логического нуля. 40 При этом синхронно с последующим им пульсом последовательности й запустится генератор 9 одиночного импульса, на выходе которого сформируется одиночный импульс длительностью, равной 45 периоду алых, 1 который поступит на вход второго сдвигового регистра О,ши с задержкой равной - - 2 периодовФ4частоты Гьых , логическая единица по явится на выходе второго сдвигового регистра 10,и, поступив на управляющие входы сдвигового регистра 8 и регистра 11 памяти, разрешит установку сдвигового регистра 8 в нормальное 55 состояние, и заблокирует изменение информации, записанной в регистр памяти. Следующим импульсом сигнала Й 9630 4(ш-й импульс от начала рабочего цик ла управляемого делителя 6 частоты) и сднигоный регистр 8 перепишется начальный код.из регистра 11 памяти и цикл работы управляемого делителя частоты повторится сначала. При этом на выходе управляемого делителя 6 частоты формируется последовательность импульсов со скважностью Яи частотой следонания Для изменения фазы сигнала частоты Р на выходе управляемого делителя 6 частоты достаточно сдвинуть исход ное положение области единичного состояния в сдвиговом регистре 8 влево или вправо путем соответствующего изменения кода управления фазой в регистре 11 памяти. При этом минималь" ный дискрет управления фазой сигнала Р на выходе управляемого делителя Б частоты определяется сдвигом области единичного состояния в сдвиговом ре гистре 8 на один разряд, что соответствует изменению временного положения импульсов сигнала Р относительно ис-. ходного на период следования импульсон сигнала й. Следовательно, значение минимального дискрета управления фазой сигнала Р можно определить из выражения АР 2 11 271а 9 ч 1 п щш Кг С выхода управляемого делителя 6частоты сигнала низкой частоты Р по дается на информационный вход выход ного блока 7, на тактовые входы которых подаются сигналы Й и Йф с выходов Э-триггеров 4 и 5 частотой сле дования Гьых , а на вход управленияхохвыходного блока 7 подается сигнал с шины управления, определяющий сумми рование или вычитание частот ьых и Р. В случае сложения частот Г 11 ых, и Р в соответствии с описанием работы выходного блока 7 среднее значениечастоты на выходе выходного блока 7 равно заданному значению частоты сЬЫХ ЬХо +Ра среднее эа период частоты Р эначе ние фазы сигнала частоты Гьх относительно сигнала частоты Г с,равно7 Ог":Г/к, +ь:1гце- разность фаз попарно взятыхимпульсов частоты Гср и Гы,При изменении фазы сигнала частоты Р с минимальным дискретом 2Кр произойдет изменение на единицу значения, равную 3, в этом спучае сред нее значение Фазы сигнала частоты Гь .также изменится с минимальным дискретом25д - ( )( ) )К - 21Л л Р-Г--а ХПричем величина изменения фазыьможет быть получена сколь угодно малой при Г -) О, в то время какдля известного устройства дискрет35регулировки фазы не может быть полуЬЫХ о,чен меньше, чем Д= 2 Ч ,Следовательно, при равных 1 оп иГ ьык предлагаемое устройство обеспечивает повышение точности регулировки фазы.Формула изобретения451. Цифровой фазовращатель, содержащий счетчик, выходы которого подключены к первым входам блока сравнения, вторые входы которого соедииены с выходами фазозадающего блока, информационный вход которого соединен с шиной управляющих сигналов, причем основной и сопряженный выходы блока сравнения подключены к информационным входам первого и второго Р-триггеров, тактовые входы которых соединены со счетным входом счетчика и шиной опорного сигнала, выходы первого и второго В-триггеров подключе ны соответственно к первому и второ .му тактовым входам выходного блока, вход управления которого подключен к шине управляющих сигналов, а выход выходного блока является выходом фа эовращателя, о т л и ч а ю щ и йс я тем, что, с целью повышения точности регулировки фазы, введен управляемый делитель частоты, такто вый вход которого соединен с выходом первого 13-триггера информационный вход управляемого делителя частоты подключен к шине управляющих сигна лов, а его выход соединен с информационным входом выходного блока.2. Фаэовращатель по п. 1, о т л и ч а ю щ и й,с я тем, что управляемый делитель частоты состоит из первого сдвигового регистра, тактовый вход которого соединен с так товым входом управляемого делителя частоты, тактовым входом генератора одиночных импупьсов и тактовым вхо дом второго сдвигового регистра, выход которого соединен с управляющими входами первого сдвигового регистра и регистра памяти, выходы разрядов которого подключены к иифор мационным входам первого сдвигового регистра, выход которого соединен с выходом управляемого делителя часто ты и управляющим входом генератора одиночных импульсов, выход которого подключен к информационному входу второго сдвигового регистра, причем вход записи регистра памяти соединен с информационным входом управляемого делителя частоты.Составитель В. Шубинтор Л. Гратилло Техред М.Ходанич Корректор Г. Решетняк оизводственно полиграфическое предприяти Ук ул. Проектная Заказ 3391/45 ТиражВНИИПИ Госудпо делам113035; Москва,28 Подписноерственного комитета СССРзобретений и открытийЖ 35, Раушская наб., д. 4/5