Устройство синхронизации

(9) (11) 51) 4 Н 04 Ь 7/02 РЕТЕН ЕЛВСТВ ктроГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО, ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕК АВТОРСКОМ,Ф СВИ(57) Изобретение относится к злесвязи и радиотехнике и может бытьиспользовано в системах передачи дискретной информации для синхронизации опорного колебания и в навигационных системах для синхронизациивторичных часов, Изобретение повышаеточность синхронизации и увеличиваетвремя поддержания синхронизма припропадании входных синхроимпульсов.Устройство содержит задающий генератор 1, линию 2 задержки, коммутатор3, делитель 4 частоты, формирователь5 коррекционных сигналов, фазовыйдискриминатор 6, блок временного разделения сигналов (БВРС) 7, преобра1223390 зователь код - частота (Ц) 8, форми-.рователь управляющих сигналов (ФУС)9, блок 10 усреднения. Цель достигается введением блока 10 усреднения,ФУС 9, П 8, БВРС 7. БВРС 7 разделяет во времени сигналы с выходовблока 10 усреднения и П 8. П 8 формирует импульсные последовательности Изобретение относится к электросвязи и радиотехнике и может использоваться в системах передачи дискретной информации для синхронизации опорного колебания и в навигационных системах для синхронизации вторичных часов. Цель изобретения - повышение точности синхронизации и увеличение времени поддержания синхронизма при пропадании входных синхроимпульсов.На фиг.1 представлена структурная электрическая схема устройства синхронизации, на фиг.2 - структурная электрическая схема преобразователя код-частота, на фиг.3 - структурная электрическая схема блока временного разделения сигналов.Устройство синхронизации содержит задающий генератор 1, линию 2 задержки, коммутатор 3, делитель 4 частоты, формирователь 5 коррекционных сигналов, фазовый дискриминатор, 6, блок 7 временного разделения сигналов, преобразователь 8 код-частота, формирователь 9 управляющих сигналов, блок 10 усреднения.Преобразователь 8 код-частота содержит арифметико-логический блок 11 (АЛБ), регистр 12, инвертор 13, первый 14 и второй 15 элементы И.Блок 7 временного разделения сигналов содержит первый 16 и второй 17 триггеры, первый формирователь 18 коротких импульсов, первый инвертор 19, второй формирователь 20 коротких импульсов, второй 21 и третий 22 инверторы, первый 23 и второй 24 элементы И-НЕ, третий 25 и четвертый 26 триггеры и элемент И 27.Устройство работает следующим об-, разом. компенсирующих частотное расхождение импульсов на выходе делителя 4 частоты и входных синхроимпульсов. ФУС 9 запоминает число, пропорциональное значению и знаку расхождения импульсов с выхода делителя 4 частоты и входных синхроимпульсов.3 ил. Задающий генератор 1 (фиг.1) вырабатывает последовательность импульсон частоты М, где Й х 2- частота входных синхроимпуль сов,а И - любое целое число.Импульсная последовательность свыхода задающего генератора 1 поступает на дополнительный информационныйвход коммутатора 3 и на вход линии 2задержки. Задержанные импульсы с выходов (отводов) линии 2 задержкипоступают на информационные входыкоммутатора 3. Импульсная последовательность с соответствующего выхода 15 линии 2 задержки в зависимости отсигнала формирователя 5 поступает навход делителя 4 частоты, понижающего в Ы раз частоту импульсов. Импульсы с частотой Й с выхода дели теля 4 частоты поступают на тактовыйвход блока 7 временного разделенияи на первый вход фазового дискриминатора б, на второй вход которогоподаются входные синхроимпульсы.В фазовом дискриминаторе 6 происходит сравнение импульсов с выходаделителя 4 частоты и входных синхроимпульсов. При наличии расхожденияфаз указанных сигналов на первом или 30 втором выходах фазового дискриминатора 6 в зависимости от знака расхождения фаз появляется импульсныйсигнал, поступающий на блок 10 усреднения. Блок 10 усреднения, построенный на реверсивном счетчике (например, с коэффициентом счета 10), в который при начальной установке или переполнении автоматически записывается число, соответствующее половине его коэффициента счета, формирует на первом или втором выходах сигналы прикода. Таким образом,.происходит фазовая автоподстройка импульсов с выхода делителя 4 частоты (выходного сигнала устройства синхронизации) под входные бинхроимпульсы, пока фаэовое расхождение данных сигналов не станет меньше шага подстройки. Кроме того, импульсы с первого и второго выходов блока 10 усреднения поступают на соответствующие входы формирователя 9, который может быть реализован в виде реверсивного счетчика с обнулением разрядов в момент включения электропитания. Число разрядов и данного реверсивного счетчика зависит от соотношения максимального (ьмакс 1 и минимального (ьй мик) Расхождений частот импульсов с выхода делителя 4 частоты и входных синхроимпульсов и определяется из выра- жения ь макс ь минусловии поступления соответственно 1 на его первый или второй входы импульсов (количество которых составляет половину коэффициента счета реверсивного счетчика) с фазового дискриминатора 6.Импульсы с первого или второго выхода блока 10 усреднения через блок 1 временного разделения поступа, ют соответственно на первый или второй входы формирователя 5 и вызывают изменение хранящегося в нем Формирователь 9 обеспечивает запоминание числа, пропорционального значению и знаку частотного расхождения импульсов с выхода делителя 4 частоты и входных синхроимпульсов. Образование данного числа в формирователе 9 происходит следующим образом, В начальный момент времени между импульсами с выхода делителя 4 частоты и нходными синхроимпульсами существует некоторое фазовое расхождение, которое фиксируется фаэоным дискриминатором 6, вырабатывающим (на первом или нтором выходах в зависимости от знака фазового расхождения) импульсные сигналы. В соответствии с выходными сигналами блока 10 усреднения, который усредняет импульсные сигналы фазового дискриминатора 6, изменяется число в формирователях .5 и 9. Изменение числа в формирователе 5 изменяет состояние 5 1 О 15 20 25 30 35 40 4550 55 коммутатора 3. Описанный процесс продолжается до достижения фазового расхождения менее шага подстройки, после чего следующий импульс с выходов блока 10 усреднения изменяет знак фазового расхождения, Е этому момен" ту в формирователе 9 накапливается число, соответствующее знаку частотного расхождения. Величина этого числа определяет частоту импульсов на выходах преобразователя 8, которые, воздействуя через формиронатель 5 на коммутатор 3, изменяют фазу последовательности импульсон на его выходе. Блок 7 временного разделения разделяет во времени сигналы с выходов блока 10 усреднения и преобразователя 8. В начальный момент времени (т.е. при фазовом расхождении, превышающем шаг подстройки) знак числа формирователя 9 и знак фазового расхождения формируемого фазоным дискриминатором 6 и блоком 10 усреднения, совпадают и воздействие преобразователя 8 на коммутатор 3 ускоряет процесс отработки (компенсации) фазового расхождения. После смены знака фазового расхождения эти воздействия противоположны, при этом меняется режим работы формирователя 9 (в котором реверсинный счетчик переходит из режима сложения в режим вычитания, или наоборот) и число в нем начинает изменяться. При отсутствии расхождения частот импульсов на выходе делителя 4 частоты, входных синхроимпульсов, а следовательно, и скорости изменения фазового расхождения число в формирователе 9 уменьшается и принимает значения - 1, О, +1, т.е. колеблется около нулево.о значения.Число в параллельном виде с выходов формирователя 9 поступает н" информационные входы преобразователя 8, на тактовый вход которого поступает импульсная последовательность с частотой Г . Преобразователь 8 предназначен для формирования импульсных последовательностей, компенсирующих частотное расхождение импульсов на выходе делителя 4 частоты и входных синхроимпульсов.Частота импульсов на первом и втором выходах преобразователя 8 определяется величиной числа, поступающего с выходов формирователя 9 и частотой Г импульсной последовательности, поступающей на тактовый нход преобразователя 8.45 50 55 Появление импульсов на первом или втором входах преобразователя 8 определяется состоянием старшего разряда числа, поступающего с формиро-вателя 9.В преобразователе 8 (фиг.2) на входы В АЛБ 11 поступает число в параллельном виде (число В) с выходов формирователя 9, а на входы А АЛБ 11 - число в параллельном виде из регистра 12, в который в параллельном виде синхронно записывается число А - с выходов АЛБ 11. В зависимости от знака частотного расхождения (старшего разряда числа формирователя 9), поступающего на Б-вход АЛБ 11, в последнем происходит сложение чисел А и В. При этом, если расхождение частот имеет знак плюс ("0" в старшем разряде числа В),то число В берется в прямом коде, а если расхождение частот имеет знак минус ("1" в старшем разряде числа В), то - в дополнительном коде. Таким образом, в АЛБ 11 происходит сложение чисел А и В с частотой й до тех пор, пока не произойдет переполнение его разрядной сетки. В этом случае на выходе йереноса (Р-выходе) АЛБ 11 появляется импульсный сигнал, который в зависимости от знака расхождения частот проходит через первый 14 и второй 15 элементы И на соответствующий выход преобразователя 8.Количество разрядов (г) преобра/ зователя 8 и значение частоты 1 определяются из выражений,Ег-ЬЬ С где Ь Е , и а Е- соответственно максимальная и минимальная разности (расхождения) частот Г и 1ЬТ - шаг подстройки,Й - значение частоты входных синхроимпульсов.В блоке 7 временного разделения (Фиг. 3) сигналы с фазового дискриминатора 6 записываются через последовательно. соединенные второй инвертор 21 и первый элемент И-НЕ 23 н последовательно соединенные третий инвертор 22 ивторой элементИ-НЕ 24 соответственно в третий 25 и четвертый 26 триггеры. Сигналы с преобразователя 8 записываются в 5 О 15 20 25 30 35 40 первый 16 и второй 17 триггеры. Пер-,вый же импульс с выхода делителя 4частоты, пришедший после окончанияимпульсов с фазового дискриминатора6, и преобразователя 8 стирает сигналы фазового дискриминатора 6 в первом 16 и втором 17 триггерах и через первый инвертор 19 и элемент И27 - в третьем 25 и четвертом 26триггерах. Этот же импульс с выходаделителя 4 частоты записывает сигналы 8 преобразователя в первый 16 ивторой 17 триггеры, а также в третий25 и четвертый 26 триггеры соответственно через последовательно соединенные первый формирователь 18 иэлемент И-НЕ 23 и последовательносоединенные второй формирователь 20и второй элемент И-НЕ 24. При этомобеспечивается разделение во времемени сигналов, поступающих на блок7 временного разделения от блока 10усреднения и преобразователя 8, ивыдача этих сигналов последовательнона первый и второй входы формирователя 5.При отключении от входа устройства синхронизации входных синхроимпульсов прекращается поступление сигналов с выходов фазового дискриминатора б и блока 10 усреднения.Однако в формирователе 9 осталось записанным число, пропорциональноевеличине частотного расхождения импульсов на выходе делителя 4 частотыи входных синхроимпульсов, что даетвозможность преобразователю 8 выработать сигналы, компенсирующиечастотное расхождение,с формула изобретения Устройство синхронизации, содержащее последовательно соединенные коммутатор, делитель частоты и фазовый дискриминатор, последовательно соединенные задающий генератор и линию задержки, а также формирователь коррекционных сигналов, выходы которого подсоединены к соответствующим управляющим входам коммута тора, а выходы линии задержки подсоединены к соответствующим информационным входам коммутатора, причем второй вход фазового дискриминатора и выход делителя частоты являются соответственно входом н выходом уст90 12233 ставитель В. Орлхред И.Попович ректор Л. Пилипенк Редакт ир Заказ 17.26/ П Тираж 6 ВНИИПИ Госуда по делам из 113035, Москва, сноеета СССытий ого .о ий и о стве брет Ж4 5 аушска"Патент", г. Ужгород, ул. Проекты Филиал 7ройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения точности синхронизации и увеличения времени поддержания синхронизма при пропадании входных синхроимпульсов, в 5 него введены последовательно соединенные блок усреднения, формирователь управляющих сигналов, преобразователь код - частота и блок временного разделения сигналов, при этом 10 первый и второй выходы фазового дискриминатора через блок усреднения подсоединены соответственно к первому и второму дополнительным информационным входам блока временногоразделения сигналов, первый и второйвыходы которого подсоединены соответственно к первому и второму входамформирователя коррекционных сигналов,выход задающего генератора подсоединен к дополнительному информационному входу коммутатора, а тактовыйвход блока временного разделениясигналов подключен к выходу делителя частоты, причем тактовый входпреобразователя код - частота является дополнительным входом устройства.