Устройство для сопряжения источника и приемника информации

(19) (1) 51) 5 Об ИСАНИЕ ИЗОБРЕТЕНИ АВТОРСНО ВИДЕТЕЛЬСТВУ тивной памянно адресным ка опе являются входом запивход комму- входом соответств си устройс ва, адресныи татора яв считывания ется адреснымустройства, аормационнымиого регистров иод с ен с ин о и вто входам синх в УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГП 4 Й 21) 3695605/24-2422) 30.01.84(56) 1. Авторское свидетельство СССРЗф 656049, кл. 5 06 Р 3/04, 1977.2. Авторское свидетельство СССРВ 752321, кл. Й 06 Г 3/04, 1978(54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ,содержащее блок оперативной памяти,информационный вход которого является информационным входом устройства, а группа выходов соединена сгруппой информационных входов коммутатора, первый элемент задержкии второй элемент задержки, вход которого соединен с входом синхронизации считывания устройства, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения области применения устройства, в него введены два регистра, схема сравнения, элемент И,ователь импульсов, два элеменИЛИ и элемент ИЛИ-НЕ, причем адр вход и вход синхронизации ходы которых подключены соответстенно к выходам первого и второголементов ИЛИ, а выходы - соответ.твенно к первому и второму входамсхемы сравнения, выходом соединеннойс первым входом элемента И, выходкоторого подключен к входу формирователя импульсов, выходом соединенного с первым входом первого элементаИЛИ и через первый элемент задержки - с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу второго элемента задержки и первому входу элементаИЛИ-НЕ, выход которого соединен свторым входом элемента И, а второйвход - с вторым входом первого элемента ИЛИ и входом синхронизациисчитывания устройства, выход первого регистра является информационнымыходом устройства.1 11юИзобретение относится к вычислительной технике и может быть использовано в системах обмена данными в качестве устройства сопряжения различных по скоростным характеристикам источников и приемников инфор.мации.,. Известна устройство для сопряжения, содержащее триггер, элементы И, элемент ИЛИ, регистр сдвига. элемент НЕ, дешифратор адреса, формирователь схему сравнения, дешифратор кода запроса, коммутатор каналов Я .К недостаткам этого устройства относятся низкое быстродействие, обусловленное необходимостью ожидания совпадения адресного кода требуемой информации с адресным кодом принимаемойинформации, а также невысокая. надежность иэ-за отсутствия контроля работы.Наиболее близким к.изобретению по технической сущности является устройство для сопряжения, содержащее блок оперативной памяти, информационный вход которого является информационньич входом устройства, адресный вход подключен к выходам элементов ИЛИ группы, вход синхронизации записи через элемент задержки записи подключен к входу синхронизации записи устройства, суммирующим входам счетчика записи и реверсивного счетчика и первому входу триггера, а выход - к информационно. му входу коммутатора чтения, выход которого является информационным выходом устройства, а управляющий вход через элемент задержки считывания соединен с входом синхронизации .считывания, вторым входом триггера, суммирующим входом счетчика записии вычитающим входом реверсивного .счетчика, выход которого через дешифратор нуля соединен с блокирующим входом элементов И первой группы, группы входов элементов И первой и второй групп подключены соответственно к выходам счетчика считывания и счетчика записи, управляющие входы - соответственно к первому и второму выходам триггера, а выходы - соответственно к входамэлементов ИЛИ группы 2.Недостаток известного устройства .состоит в ограниченной области при.менения, так как устройство не обеспечивает доступ к произвольным ячей 66125 50 55 5 0 15 20 25 ЗО 35 40 45 кам блока оперативной памяти при записи и считывании информации.Целью изобретения является расширение области применения устройства.Наставленная цель достигается тем, что в устройство, содержащее блок оперативной памяти, информационный вход которого является информационным входом устройства, а группа выходов соединена с группой информационных входов коммутатора, первый элемент задержки и второй элемент задержки, вход которого соединен с входом синхронизации считывания устройства, введены два регистра, схема сравнения, элемент И, формирователь импульсов, два элемента ИЛИ и элемент ИЛИ-НЕ, причем адресный вход и вход синхронизации блока оперативной памяти являются соответственно адресным входом записи и входом синхронизации записи устройства, адресный вход коммутатора является адресным входом считывания устройства, а выход соединен с информационными входами первого и второго регистров, синхровхады которых подключены соответственно к выходам первого и второго элементов ИЛИ, а выходы - соответственно к первому и второму входам схемы сравнения, выходом соединенной с первым входом элемента И, выход которого подключен к входу формирователя импульсов, выходом соединенного с первым входом первого элемента ИЛИ и через первый элемент задержки " с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу второго элемента задержки и первому входу элемента ИЛИ-НЕ, выход которого соединен с вторым входом элемента И, а второй вход - с вторым входом первого элемента ИЛИ н входом синхронизации считывания усФройства, выход первого регистра является информационным выходом устройства.На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 - временные диаграммы работы устройства (нумерация сигналов соответствует нумерации элементов, с выходов которых данные сигнала снимаются).Устройство содержит (фиг.1) блок 1 оперативной памяти, коммутатор 2, регистры 3 и 4, схему 5 сравнения, элемент И 6, формирователь 7 импуль-,3са (одновибратор), элементы 8 и 9задержки, элементы ИЛИ 10 и 1 элемент ИЛИ-НЕ 12, информационный вход13, шину 14 входа синхронизации за-писи, шину 15 адресного входа записи, 5шину 16 адресного входа .считывания,шину 17 входа синхронизации считывания, информационный выход 18 устройства.Устройство работает следующим об Оразом,Сигналом начала работы устройстваслужит включение питающего напряжения. При этом обнуляется блок 1 оперативной памяти, построенный на основе регистров. Информация источника, принимаемая в виде параллельного кода на информационный вход 13,по синхроимпульсу записи, поступающему по шине 14, записывается в 20ячейку блока 1 оперативной памяти,определяемую кодом адреса записи,принимаемым по шине 15Приемник информации по шике 16задает адрес опрашиваемой ячейкиблока 1 оперативной памяти, в соответствии с которым информация данной ячейки поступает через коммутатор 2 на входы регистров 3 и 4. Запись информации в регистр 3 происхо- ЗОдит по переднему фронту синхроимпуль-,са считывания, который выдается приемником информации по шине 17 и через элемент ИЛИ 10 поступает насинхровход регистра 3, Запись информации в регистр 4 происходит по пе- З 5реднему фронту задержанного синхро.импульса считывания, поступающего насинхровход регистра 4 через элемент 9задержки и элемект ИЛИ 11. При этомна выходе схемы 5 сравнения вырабатывается импульс единичного .уровня,соответствующий несовпадению информации в регистрах 3 и 4. Началоэтого импульса совпадает с переднимфронтом синхроимпульса считывания,а окончание - с передним фронтомзадержанного синхроимпульса считывания, На выходе элемента И 6 поддерживается нулевой уровень, так какон блокируется сигналом нулевогоуровня с выхода элемента ИЛИ-НЕ 12на время от момента начала синхро-.импульса считывания до момента окончания задержанного синхроимпульсасчитывания. 1166 25 л г л л, лсне 9 "н "8 "э"э+и "д ъ 0где с - время задержки элемен Ввиду того, что источник и приемник информации могут работать на 125 4произвольных частотах, неизбежно возникновение ситуаций, при которых запись информации в одну из ячеек блока 1 оперативной памяти происходит во время вывода информации данной ячейки для записи ее в регистры 3 и 4. Если при этом передний фронт синхроимпульса считывания совпадаетпо времени с переходным процессом, возникающим в опрашиваемой ячейке в момент смены информации, то в регистр 3 записывается искаженная информация фиг.2 а), тогда как в регистр 4, в данном случае, запись происходит после окончания переходного процесса. В результате этого сигнал несравнения удерживается на выходе схемы 5 сравнения после записи информации в регистр 4. После ,окончания задержанного синхроимпульса считывания сигнал с выхода схемы 5 сравнения через элемент И 6 поступает на вход. одновибратора 7. По переднему фронту этого сигнала одновибратор 7 вырабатывает импульс, равный по длительности синхроимпульсу считывания, который через элемент ИЛИ 10 поступает на синхровход ре- гистра 3, а также через элемент 8 задержки и элемент ИЛИ 11 - на синхровход регистра 4. Таким образом, осуществляется повторная запись, после которой в регистрах 3 и 4оказывается правильная информация,На фиг,2 б приведен случай, когда информация искажается при записи в регистр 4. При этом также происходит повторная запись. Кроме того, . при записи в один из регистров 3или 4 информация может быть искаженав результате воздействия импульснойпомехи. И в этом случае аналогичнымобразом происходит исправление искаженной информации.Для нормальной работы устройстванеобходимо выдержать следующие временные соотношения; та 8 задержки;- время задержки элемента 9 задержки,ль - длительность переходногопроцесса или помехи; лск-длительность синхроимпульса считывания,1166125сэ - допустимое время задержкиустановления. информациина выходе устройства после окончания синхроимпуль-са считывания (задаетсяусловиями обмена с приемником информации).К выходу элемента И 6 может быть подключен элемент индикации, включе-. ние которого будет свидетельствовать 10 о том, что повторная запись не устраняет ошибку, стало быть она вызвана не случайным сбоем, а выходом из строя элементов устройства. Таким образом, предлагаемое устройство обеспечивает произвольный доступ к ячейкам памяти при обмене между источником и приемником информации, работающими на произвольных частотах. Кроме того, предлагаемое устройство имеет более высокую надежность благодаря обеспечению непрерывного контроля передаваемой информации н возможности опера - тивного исправления ошибок, вызванных случайными сбоями , путем организации повторной записи,,116 б 125 Фюа Составитель В. Техред И.Герг либ Коррек едактор А Подпнсноилиал ППП "Патент", г. Ужгород,оект аказ 4312/45 Тираж 710 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раущская наб д.