Умножитель частоты

72) Автор изобретенв С. А. Сам тм 4) УМНОЖИТ СТ 1Изобретение относится к радиотехнике и может использоваться для умжения частоты, в частности, в час" томерах низких частот для расширения диапазона измерений.Известен умножитель частоты, содержащий первый и второй опорные генераторы, а также последовательно соединенные первый счетчик, блок памяти, блок сравнения, второй вход которого соединен с выходом второго счетчика, буферное устройство, элемент ИЛИ, втЬрой вход которого соединен с выходом блока дифференцирования, а выход - с установочным входом второго счетчика, при этом установочные входы первого счетчика и блока памяти и вход блока дифференцирования соединены между собой, а точка . их соединения является входом умножителя частоты 1.Однако известный умножитель час" тоты имеет относительно узкий диапазон умножаемых частот из-за неполного использования емкости счетчиков, блока памяти и блока сравненияэтак как код на входе блока сравнения содержит в себе код, соответствующий минимальному значению периодавходной частоты и представляющий со"бой избыточную информацию, которойперегружаются счетчики, блок памятии блок сравнения.Цель изобретения - расширение ди"апазона умножаемых частот,Для этого в умножителе частоты,содержащем первый и второй опорныегенераторы, а также последовательносоединенные первый счетчйк, блокпамяти, блок сравнения, второй входкоторого соединен с выходом второгосчетчикабуферное устройство, элемент ИЛИ, второй вход которого сое "20 динен с выходом блока дифференцирования, а выход - с установочным входом второго счетчика, при этом устаеовочные входы первого счетчика иблока памяти и вход блока дифферен. но то3 94409 цирования соединены между собой, аточка их соединения является входомумножителя частоты, между выходомпервого опорного генератора и счетным входом первого счетчика введеныпоследовательно соединенные первыйделитель частоты, первый триггер ипервый элемент И, выход которого соединен также с установочным входомпервого делителя частоты, а второйвход - с выходом первого опорногогенератора, между выходом второгоопорного генератора и счетным входом второго счетчика введены последовательно соединенные .второй делитель частоты, второй триггер и второй элемент И, выход которого соединен также с установочным входом второго делителя частоты, а второй входс выходом второго опорного генератора, при этом установочный вход второго триггера соединен с выходом второго элемента ИЛИ, а установочный вход первого триггера соединен с установоч,ным входом первого счетчика.На чертеже представлена структурная электрическая схема предложенного умножителя частоты.Умножитель частоты содержит блок дифференцирования 1, элемент ИЛИ 2, первый опорный генератор 3, первый счетчик 4, блок памяти 5, блок сравнения 6, буферное устройство 7, второй опорный генератор 8, второй счетчик 9, первый делитель частоты 10, второй делитель частоты 11, первый триггер 12, второй триггер 13, первый элемент И 14 и второй элемент И 15Поступление импульса умножаемой частоты Кц на установочные входы первого счетчика 4, блока памяти 5 и первого триггера 12 вызывает перенос кода в блок памяти 5 из первого счетчика 4, обнуление последнего и опрокидывание первого триггера 12. При этом прекращается пОступление сигнала с прямого выхода перво 45 го триггера 12 на второй вход первого элемента И 14 и запрещается прохождение через элемент И 14 импульсов первого опорного генерзтора 3,импульсы которого поступают на входпервого делителя частоты 10,50 После накопления в делителе частоты 10 Юв числа импульсов, определяю" 55 щего коэффициент деления делителя час. тоты 10, с выхода последнего на счетный вход триггера 12 поступает импульс,воз 7вращающий его в исходное состояние, и на прямом выходе триггера 12 вновь возникает сигнал, разрешающий прохождение импульсов первого опорного генератора 3 через элемент И 14 на счетный вход первого счетчика 4 и установочный вход первого делителя частоты 10, чем достигается блокировка накопления в последнем импульсов первого опорного генератора 3 и запол нение этими импульсами первого счетчика 4 до появления следующего импульса умножаемой частоты Евх.Записанный в блоке памяти 5 код непрерывно поступает на один вход блока сравнения 6, яа другой вход которого поступает код с выхода второго счетчика 9. При совпадении этих кодов блок сравнения 6 выдает сигнал на буферное устройство 7, на выходе которого формируется импульс, поступающий на выход умножителя частоты и на первый вход элемента ИЛИ 2, на второй вход которого поступаютимпульсыс выхода блока дифференцирования 1. Сигнал с выхода элемента ИЛИ 2 поступает на установочный вход второго триггера 13 и установочный вход второго счетчика 9, обнуляя его, При этом триггер 13 опрокидывается и на его прямом выходе исчезает сигнал, разрешающий прохождение через второй элемент И 15 импульсов второго опорного генератора 8. Эти импульсы проходят на вход второго делителя частоты 11, После накопления в делителе частоты 11 Ид числа импульсов, на его выходе появляется сигнал, который поступает на счетный вход второго триггера 13 и возвращает его в исходное состояние. В этом случае на прямом выходе второго триггера 13 возникает сигнал. который поступает на один вход второго элемента И 15 и разрешает прохождение через элемент И 15 импульсов второго опорного генератора 8 на счетный вход второго счетчика 9 и установочный вход второго делителя частоты 11. При этом происходит блокировка основного входа второго делителя частоты 11 и накопление импульсов второго делителя частоты 11 и накопление импульсов второго опорного генератора 8 во втором счетчике 9 до следующего момента совпадения кодов на входах блока сравнения 6 или появления следующего импульса умножаемой частоты, который,944097 5воздействуя на вход блока дифференцирования 1, вызывает обнуление второго счетчика 9 и опрокидывание второго триггера 13, Блок дифференцирования 1 и элемент ИЛИ 2 позволяют синхронизировать начало циклов работы второго делителя частоты 11, второго триггера 13, второго элемента И 15 и второго счетчика 9 с появлением импульсов умножаемой частоты, что 10 обеспечивает ограничение набега фазы во втором счетчике 9.За один период Тк умножаемой частоты Ку в первом счетчике 4 накапливается число И имлульсов пер вого опорного генератора 3, равное Й М -К -У Т -йц 1 О У 1 ТЭ-ЙО=-НОИН 6На один вход блока сравнения 0 поступает код, соответствующий разности значений текущего и минимального периодов умножаемой частоты, а на другой вход его поступает код, соответствующий разности значений текущего и минимального периода выходной частоты, что позволяет либо упростить конструкцию умножителя частоты за счет сокращения радиоэлементов, определяющих емкость (разрядность) первого и второго счетчиков 4 и 9, блока памяти 5 и блока сравнения 6, либо расширить допустимый диапазон изменения умножаемой частоты эа счет увеличения допускаемого значения минимального периода умножаемой частоты."И а Вых О Еыо Р) Ео где Ю - частота на выходе второго опорного генератора 8; И - коэффициент деления второго о делителя частоты 11. 45 Из полученных равенств следует й. о(4) т. е. частота Г , на выходе умножителя частоты во столько раз выше55 частоты Ев умножаемой частоты, во сколько раэ частота Е г.второго опорного генератора 8 выше частоты первого опорного генератора 3. где Ь - число импульсов, выданныхпервым опорным генератором3 за один период умножаемойчастоты Х ;Ио - число импульсов, выдаваемыхпервым опорным генератором3 за интервал времени, равный минимальному периодуТ,умножаемой частоты Юв,и коэффициент деления первого делителя частоты 10;К - частота на выходе первогоопорного генератора 3;Т - период умножаемой частоты.За один период Трь выходной часто. ты Еь во втором счетчике 9 накапли- з 5 вается число И импульсов второго опорного генератора 8, равное формула изобретения Умножитель частоты, содержащий первый и второй опорные генераторы, а также последовательно соединенные первый счетчик, блок памяти, блок сравнения, второй вход которого соединен с вйходом второго счетчика, буферное устройство, элемент ИЛИ, второй вход которого соединен с выходом блока дифференцирования, а выход - с установочным входом второго счетчика, при этом установочные входы первого счетчика и блока памяти и вход блока дифференцирования соединены между собой, а точка их соединения является входом умножителя частоты, о т л и ч а ю щ и й с я тем, что, с целью расширения диапазона умножаемых частот, между выходом первого опорного генератора и счетным входом первого счетчика введены последовательно соединенные первый делитель частоты, первый триггер и первый элемент И, выходы которого соединен также с установочным входом пер-. вого делителя частоты, а второй входс выходом первого опорного генератора, между выходом второго опорного генератора и счетным входом второго счетчика введены последовательно соединенные второй делитель частоты, второй триггер и второй элемент И, выход которого соединен также с установочным входом второго делителя частоты, а второй вход - с выходом второго опорного генератора, при этом установочный вход второго триггера соединен с выходом второго эле7 944097 Редактор Тираж 959 ПодписноеИ Государственного комитета СССРделам изобретений и открытийМосква Ж, Раувсквя. наб., д. 4/ каз 5155/75ВН ал ППП нПатент", г, Ужгород, ул. Проектна мента ИЛИ, а установочный входпервого триггера соединен с установочным входом первого счетчика. Составитель Келемеа Техред А А8 Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР 1684709, кл, Н 03 8 19100, 1977 (прототип) .