Устройство программного управления исполнительными механизмами

в 930274 ОП ИСАНИ Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СеветскнкСоцнанистнческнкРеспублик(22) Заявлено 2 7.02.80 (21)2888288/18-24 с прнсоелнненнем заявки М Пкударетааиай кемитет СССР во делам изебратеиий и открытий(088.8). ное конструкторское бюр 1) Заявнтель 4) УСТРОЙСТВО П ИСЛОЛНИТЕЛ выходных управляюци геры выходного рещс гналов,в трн м Изобретение отнссится к автоматике и может быть использовано в системах управления различным технологическим оборудованием.Известно устройство управления с последовательной обработкой входных сигсЮ налов, содержащее коммутатор входных си 1 ъалов, логический блок, обеспечивающий последовательную обработку входныхсигиалов и формирсвание вьасоаных управ ляюшнх сигналов, а также программируемую память, адресный регистр, указывающий адрес входа или выхоаа, дешифратор и выходной регистр аля хранения выход ных управляющих сигналов и выдачи их . на исполнительные механизмы.Выходные управляющие сигналы, сфор мцрованные в логическом блоке, поступают на триггеры выходного регистра,Выбор требуемого триггера осуществляется цешифратором по адресу, указанному в адресном регистре 1.Неаостатком устройства является отсутствие ксегтроля правильносги записи РАММ НОГО УЛРАВЛЕНИИМИ МЕХАНИЗМАМИНаиболее близким техническим решением к предлагаемому изобретению является устройство, которое соаеркит адресную шину, шину синхронизации, шину фЗапись 1 ф, шину Запись Оф, дешифратор, группу элементов И, группу Т К триггь ров выходного регистра и коммутатор. Адресная шина устройства соединена с вхоаом цешифратора и с адресным входо коммутатора, . Выходы двшифратора соединены с первыми входами логических схем И, вторые входы которых соединены с пне ной синхронизации. Выход каждого эюмента И соединен с синхрсвнзнрующнм входом соответствующего триггера вье хоцного регистра. Шины запись 1 ф иЗапись О устройства соединены соответственно с вхоаамн Т и К триггеров, выходы которых соединены с исполнительными механизмами тг с соответствующими индюрмационными входами коммутатора.Выход коммутатора является контрольнымвыходом устройства.При поступлении кода адреса по адресной шине на вход дешифратора посжд-,ний подготавливает соответствующий эж- Змент И к прохождению через него импульса синхронизации на выбранный триггервыходного регистра. Одновременно с кодом аареса подается сигнал по одной иэшин Запись 1 илиЗапись О, в зави- . Осимости от того, в какое состояние должен быть установлен выбранный триггер.Затем поступает импульс синхронизации.и переводит данный триггер в требуемоесостояние. Аналогично происходит переключение остальных триггеров выходногорегистра. Контроль правильности установки каждого триггера осуществляетсяс помощью коммутатора, т.к. его выхопной сигнал в кажаый данный момент времени соответствует состоянию триггера,код адреса которого установлен на адресной шине с 23.Недостаток известного состоит в том,что его схема предлагает программнуюреализацию контроля правильности установки триггеров в заданное состояние.Действительно, чтобы опреаелить соответствует ли новое состояние триггера заданному, необходимо запомнить, какой из 30сигналов Запись О или Запись 1)был подан на его вход, затем после установки триггера опросить через коммутатор его выход и сравнить состояние выхода с подававшимся входным сигналом. Та- з 5кая организация контроля .требует,. покрайней мере, выполнения двух дополнительных команд - считывание состояниятриггера и сравнение. Все это приводит к"удлинению программы управления и, аоследовательно, к снижению быстродействйя устройства и к увеличению объема памяти программ,Цель изобретения - повышение быстродействия и упрощение устройства путемуменьшения объема памяти программ всистеме управления, составной частью которой является данное устройство, путемаппаратной реализации контроля правильности установки триггеров выходного регистра,Поставленная цель достигается тем,что в устройство, содержащее аешифратор,выходы которого через соответствующиеэжменты И и триггеры соединены с соот-ветствующими информационными входамикоммутатора и с выходами устройства,адресный вход коммутатора и вход дешифратора подключены к адресной шине, вторые входы элементов И подключены к шине синхронизации, вторые входы триг- геров - к шине Запись 1, а третьи входы триггеров - к шине Запись О, введе- ны последовательно соединенные элемент НЕ, первый аополнительный элемент И, эжмент ИЛИ, второй дополнительный элемент И и триггер, третий дополнительный элемент И и эжмент задержки, вьг ход которого подключен к второму входу второго дополнительного элемента И, а вход - к шине синхронизации, выход коммутатора соединен с вхопом элемента НЕ и через третий дополнительный эжмент И с вторым входом элемента ИЛИ, вторые входы первого и третьего дополни-у тельных элементов Й подключены соответстственно к шинам Запись 1" и "Запись ОНа чертеже показана схема предлагаемого устройства.Устройство управления соаержит адресную шину 1, шину 2 синхронизации, шину 3 Запись 1", шину 4 "Запись 0, а.- дешифратор 5, группу элементов И 6 группу триггеров 7 выходного регистра, коммутатор 8, элемент НЕ 9, первый дополнительный элемент И 10, второй дополнительный элемент И 11, эжмент ИЛИ 12, третий дополнительный элемент И 13, триггер 14 ошибки и элемент 15 задержки. Ааресная шина 1 связана с вхо дом дешифратора 5 и с адресным входом коммутатора 8. Выходы дешифратора 5 соединены с первыми входами эжментов И 6 группы, вторые вхоаы соединены с шиной 2 синхронизации, а выходы - с синхрониэирующими входами Т- К триггеров 7 выходного регистра. Шина Запись 1 соединена с Т -входами триггеров 7, а также с вторым входом первого дополнительного эжмента И 10. ШинаЗапись 0 соединена с К-вхоаами триггеров 7, а также с вторым входом второго дополнительного элемента И 11, Выходы триггеров 7 соединены с исполнительными механизмами (не показаны) и с соответствующими информационными входами коммутатора 8. Выход коммутатора 8 соединен с первым входом второго пополнительного элемента И 11 через элемент НЕ 9 с первым входом первого аополнительного элемента И 10. Выходы дополнитель ных элементов И 10 и 11 соединены с элементом ИЛИ 12, выхоа которого соединен с первым входом третьего дополнительного элемента И 13. Второй вход третьего дополнительного элемента И 13 соединен с шиной 2 синхронизации через274 устройства. 1 О 15 20 25 30 35 45 5 930 элемент задержки 15, а выход - с вхо-цом Установка 1 ф триггера ошибки 14, второй вход которого используется для установки его в исходное состояние.Устройство работает следующим образом.При поступлении кода адреса по адресной шине 1 на вход дешифратора 5 послеажй поцготавливает соответствующий элемент. И 6 к прохождению через него импульса синхронизации. Ошговременио с коцом адреса подается сигнал либо по шине 3 Запись 1 ф, либо по шине 4 Запись Оф, в зависимости от того, в какое состояние должен быть установюн выбранный триг ер 7 выходного регистра. Поступающий затем импульс по шине 2 синхронизации переводит триггер 7 в требуемое состояние. Так как адресный код. одновременно поступает и на коммутатор 8, то на его выходе появляется сигнал, соответствующий состоянию переключаемого триггера 7. Этот сигнал совместно с сигналами на шинах Запись 1" и фЗапись 0 анализируется дополнительными элементами, введенными в устройство. При неправильной установке выбранного триггера 7 на выходе элемента ИЛИ 12 устанавливается еакничный уровень, поэтому задержанный сигнал синхронизации с шины 2 через третий аополнительный элемент И 13 устанавливает .в единичное состояние триггер 14 ошибки. Условиями формирования единичного уровня сиг нала на выходе третьего дополнительного элемента 13 являются единичный сигнал на шине 3 Запись Г и нулевой сигнал на выходе коммутатора 8, что приводит к срабатыванию первого дополнительного элемента И 10; единичный сигал на шине 4 фЗапись фО, и единичный сигнал на выходе коммутатора 8, что приводит к срабатыванию второго дополнительного эжмента И 11.Иэ приведенного описания схемы и работы предлагаемого устройства видно, что при кажцом переключении любого триггера 7 выходного реестра можно проконтролировать правильность его установки в тре буемое состояние по выходному сигналу триггера ошибки 14, При этом не требу ются дополнительные затраты времени,Таким образом, предлагаемое техниче-, ское рещение позволяет аппаратными срецствами осуществлять контроль правильности установки триггеров выходного регистра. Переход от программной реализацииконтроля к аппаратной приводит к уменьшению числа, команцв программе управления, что, в свою очередь, обеспечивает уменьшение требуемого обьема памяти программ и повышение быстродействия формула изобретения Устройство программно го управления исполнительными механизмами, содержащее дешифратор, выходы фкоторого через соответствующие элементы И и триггеры соединены с соответствующими информационными входами коммутатора и с выходами устройства, адресный вход комму татора и вход дешифратора подключены к адресной шине, вторые входы элементов И подключены к шине синхронизации,вторыевходы триггеров - к шине Запись 1 ф, а третьи входы триггеров - к шине Запись 04, о т л и ч а ю щ е е с я тем, что, с целью повьидения быстродействия и уп. рощения устройства, в него введены пос ледовательно соединенные элемент НЕ, первый дополнительный элемент И, элемент ИЛИ, второй аополнительный эжмент И и триггер, а также третий дополнительный элемент И и элемент задержки, выход которого подключен к второму входу второго дополнительного элемента И, а вход - к шине синхронизации, выход коммутатора соединен с входом элемента НЕ и через третий дополнительный элемент И с вторым входом элемента ИЛИ,вторые входы первого и третьего допопнительных элементов И подключены соответственно к шинам фЗапись 1 ф и фЗафпись О.ф Источники информации,принятые во внимание при экспертизе930274 итель В, ГрибоваМ, Надь ь КорректорС. Шекмар Циника Ре дак лиал ППП фПатентф, г. Ужгород, ул. Проек аз 3470/63 Тираж 908. Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-З 5, Раущская наб., д,"4