Преобразователь кода во временной интервал

Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВМДЕТЕЛЬСТВУ Союз Советскиа Соцналистычвскнх Республнк(61)Дополнительное к авт. свид-ву РУМ К з 22) Заявлено 120980 (21) 2981369/1 03 К 13 20 присоединением заявки М 923) Приоритет Государственный комитет СССР оо делам изобретеиий и открытийпубликовано 15.0 ата опубликован 5,8 мсанмя 15.05.82 2) Авторыизобретен В.А. Нараган, А,Б. СкорнякА. Тарасова В.А.Апим вител 54) ПРЕОБРАЗОВА ВО эователяиз-заов, треки, и Изобретение относится к импульсной технике и может быть использовано в вычислительной технике в устройствах преобразования кодовой информации, а также в радиолокации для построения дальномерных устройств и имитаторов радиолокационных сигналов.Известен преобразователь кода во временной интервале содержащий. устрой ство управления, устройство записи преобразуемого кода, регистр памяти младших разрядов преобразуемого числа, селектор, триггер управления селектором, счетчик, генератор импульсов считывания, формирователь импульса конца временного интервала, коммутируемые фазосдвигающие каскады и усилитель-ограничитель 11. Недостатками этого преобра являются сложность настройкиналичия фазосдвигающих каскад бующих индивидуальной настрой невысокая точность преобразов при малых величинахпреобразуемого кода, определяемого только младшими разрядами преобразуемого числа, из-за естественной задержки сигнала в счетчике, даже если он выполнен со сквозным переносом. КОДА ВО ВРЕМЕННОИ ИНТЕРВ Известен также преобразователь кода во временной интервал, который содержит генератор импульсов считывания, селектор, устройство управления, устройство записи преобразуемого кода, счетчик, дешифратор, триггер управления селектором, коммутируемую линию задержки, регистр памяти младших разрядов преобразуемого числа, формирователь импульса конца временного интервала и триггер управления дешиф" ратором 2.Недостатком этого преобразователя является невысокая точность преобразования при малых величинах преобразуемого кода, определяемого только младшими разрядами преобразуемого числа, из-за наличия в счетчике естественной задержки переноса, сравнимой по величине с дискретностью.Цель изобретения - повышение точности преобразования.Поставленная цель достигается тем, что в преобразователь кода во временной интервал, содержащий генератор импульсов считывания, селектор, устройство управления, первый выход которого подключен к входу устройства записи преобразу ого кода, счетчик, установочные вхо которого соедине 928 б 35ны с выходами старших разрядов устройства записи преобразуемого кода, а выходы - с входами дешифратора, выход, которого подключен к единичному установочному входу триггера управления селектором, единичный выход которого 5 подключен к первому входу селектора, выход которого соединен с входом коммутируемой линии задержки, управляющие входы которой подключены к соответствующим выходам регистра памяти 10 младших разрядов преобразуемого числа, входы которого соединены с выходами младших разрядов устройства, записи преобразуемого кода, формирователь импульса конца временного ин" 15 тервала,и дополнительно введен элемент И, входы которого соединены с выходами старших разрядов устройства записи преобразуемого кода, а выход - с управляющим входом селектора, при этом 2 О вход устройства управления соединен с выходом генератора импульсов считы-. вания и счетчик входом счетчика, пер" вый выход - с нулевым установочным входом триггера управления селектором, второй выход - с вторым входом селектора, нулевой выход триггера управления селектором подключен к дополнительному входу дешифратора, выход коммутируемой линии задержки сое- динен с входом формирователя импульса. конца временного интервала.На чертеже представлена структурная электрическая схема преобразователя.Преобразователь кода во временной 35 интервал содержит генератор 1 импульсов считывания, селектор 2, устройст" во 3 управления, устройство 4 записи преобразуемого кода, счетчик 5, дешифратор б, триггер 7 управления се О лектором, коммутируемую линию задержки 8, регистр 9 памяти младших разрядов преобразуемого числа и формирователь 10 импульса конца временного интервала. В преобразОвателе первый 45 выход 11 устройства 3 управления подключен к входу устройства 4 записи., Входы счетчика 5 соединены с выходами старших разрядов устройства 4 записи, а выходы - с входами дешифратора б, Выход дешифратора б соединенс единичным установочным входом триггера 7, единичный выход которого под.ключен к первому, входу селектора 2.Выход селектора 2 соединен с входомлинии задержки 8, управляющие входыкоторой подключены к соответствующимвыходам регистра памяти 9. Входы регистра 9 памяти соединены с выходами младших разрядов устройства 4 записи.Входы элемента И 12 соединены с 60выходами старших разрядов устройства4 записи, а выход - с управляющимвходом селектора 2. Вход 13 устройства 3 управления соединен с выходом генератора 1 и другим входом счетчика 65 5, Первый выход 11 устройства 3 управления соединен с нулевым установочным входом триггера 7. Второй выход 14 устройства 3 управления соединен с вторым входом селектора 2. Нулевой выход триггера 7 соединен сдополнительным входом дешифратора б.Выход линии задержки 8 соединен свходом формирователя 10 импульса конца временного интервала.При этом коммутируемая линия за"держки 8 выполнена в виде последовательно соединенных дискретных логических элементов, например И-НЕ, вторые входы которых подключены к шинам,соответствующим уровням логическихнуля или единицы.Преобразователь работает сЛедую"щим образом.Код числа И, поступающий на входустройства 4 записи преобразуемогокода, переписывается в регистр памяти 9 и в счетчик 5 импульсом записис выхода 11 устройства 3 управления.При этом в регистр памяти 9 записывается прямой код младших разрядовпреобразуемого числа, а в счетчик 5обратный код старших разрядов. Этимже импульсом записи триггер 7 управления селектором устанавливается внулевое состояние, при котором надешифратор б поступает разрешающийвысокий потенциал, а на вход селектора 2 - низкий,Импульсы записи с выхода 11 истарт-импульсы с выхода 14 устройства 3 управления сформированы изимпульсов считывания генератора 1,Потенциальный код старших разрядовпоступает на входы элемента И 12,представляющего собой дешифратор нулевого кода, При наличии нулевого кода в старших разрядах на управляющемвходе селектора 2 имеется разрешающийпотенциал для прохождения старт-импульсов с выхода 14 устройства 3 управления, которые задерживаются навремя, соответствующее коду в регистра 9, и поступают на вход формирователя 10 импульса конца временногоинтервала, В этом случае задержкаимпульса конца временного интервалаотносительно старт-импульсов, т.е.начала временного интервала, составляет =пдс в отличие от известногоустройства, где 1=пЬ + " переносаПри коде старших разрядов, отличномот нулевого, через селектор 2 разрешен проход сигнала только с единичного выхода триггера 7 управленияселектором. Триггер 7 опрокидываетсяпри поступлении на его вход установки в фединицу импульса с выходадешифратора б, который осуществляетвыделение нулевого состояния счетчика 5 вследствие переполнения. Но этопроисходит лишь один раз за цикл преобразования, поскольку триггер 7 опрокидывается и снимает разрешающий высокий потенциал с одного из входов дешифратора. В этот же момент вре". мени сигнал с единичного выхода триггера 7 проходит через селектор 2 и задерживается на величину задержки, 5 определяемую кодом регистра памяти 9 младших разрядов.Полная задержка1 = и 1 Т + "пеееносб п 4"Цикл преобразования повторяетсяс 30 приходом очередного импульса записи и старт-импульса.Так как при прохождении импульсов через линию задержки искажается их Форма, что вносит существенную погрешность то для избежания этого линия задержки выполнена на последовательно соединенных дискретных логических элементах, а регулировка задержки при настройке производится подключением вторых входов логических элементов к логическому фнулю или единице 1, используя. различие во времени переключения из фнуляф в единицу или наоборот.Таким образом, положительный эффект от использования данного преобразователя заключается в повышении точности преобразования .кода во временной интервал в диапазоне малых задержек при одновременном снижении требований к быстродействию счетчика преобразователя. Формула изобретения 35Преобразователь кода во временной интервал, содержащий генератор импульсов считывания, селектор, устройство управления, первый выход которого 4 я подключен к входу устройства записи преобразуемого кода, счетчик, установочные входы которого соединены свыходами старших разрядов устройствазаписи преобразуемого кода, а выходыс входами дешифратора, выход которогоподключен к единичному установочномувходу триггера управления селекторомрединичный выход которого подключенк первому входу селектора, выход которого соединен с входом коммутируемой линии задержки, управляющие входы которой подключены к соответствующим выходам регистра памяти младшихразрядов преобразуемого числа, .входыкоторого соединены с выходами младшихразрядов устройства записи преобразуемого кода, Формирователь импульсаконца временного интервала, о т л ич а ю щ и й с я тем, что, с цельюповышения точности преобразования,в него введен элемент И, входы которого соединены с выходами старшихразрядов устройства записи преобразуемого кода, а выход - с управляющим входом селектора, при этом входустройства управления соединен с выходом генератора импульсов считыванияи счетным входом счетчика, первый выход - с нулевым установочным входомтриггера управления селектором, второй выход - с вторым входом селектора, нулевой выход триггера управления селектором подключен к дополнительному входу дешифратора, выходкоммутируемой линии задержки соединенс входом формирователя импульса конца временного интервала.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 430503, кл. Н 03 К 13/02, 0605.722. Авторское свидетельство СССРР 360718, кл. Н 03 К 13/20, 21,12.70.ПИ Государделам иэоМосква,Тираж твены етени -35,954 Подписноо комитета СССРи открытийушская наб., д.4/5