Времязадающее устройство

Союз СоветскихСоциалистическихреспубики ОП ИСАНИЕ ИЗОБРЕТЕНИЯ и 905910 ОРС КОМУ СВИДЕТЕЛЬСТВУ 1) Дополнительное к авт. санд-ву(5)М, Кл. Н 01 Н 47/ присоединен даротееииый комите СССР 3)приорн по делом изобретен и открытий публиковано 15.02.82. Бюллет 6 3) УДК 621. 335 (088.8) ня 15,02 а опубликования оп 72) Авторы изобретени А.Р.Велие Г.Р.Попо(54) ВРЕМЯЗАДА 10 ЩЕЕ УСТРОЙС строистолек ля -ство обесв еменнори поистора 1 1. Изобретение относится к у вам с применением приборов м у р ной электроники и может найти применение в контрольно-измерительной технике и метрологии.Известно времязадающее устройство, содержащее интегратор дискрет" ного действия, подключенный через ключ на полевом транзисторе к инвер тирующему входу операционного усилителя, выход которого через цепь по" ложительной обратной связи подключен к неинвертирующему входу и через две параллельные диодно-резистивные цепи отрицательной связи - к инвертирующему входу, три логических элемента И, подключенные первый и третий - непосредственно, а второй - через инвертор к источнику входного сигнала, элемент ИЛИ, объединяющий входы первого и второго элемента.И, подключенные через инвертор к затвору полевого транОднако данное устройпечивая разовую обработку рго интервала , не позволяет повыситЬотработку выдержки времени пвторении рабочих циклов.Наиболее близким по техническойсущности к.предлагаемому, являетсяустройство, содержащее интегратордискретного действия, пороговый элемент, триггеры и схемы, совпадения.В этом устройстве использован интегратор, содержащий более двух электродов и подключенных через контактыреле к входу порогового элемента,выход которого подключен к одному 3из входов, элемента совпадения, другие входы которых подключены к потенциальным выходам соответствующихтриггеров, а входы триггеров подключены к выходу соответствутлцейсхемы совпадения. Выдержку времени этого устройства обеспечивает.яе"личина рабочего вещества (заряда)на одном иэ электродов интеграто9059 10 4блока управления 9, выходы 18-20 блока 6 коммутации, входы 21 и 22 логического элемента И 1, входы 23 и 24 логического элемента И 2, входы 25 и 26 логического элемента И 3, входы 27 и 28 интегратора 7.Принцип работы времязадающего устройства заключается в следующем.Ъ- о 20 На чертеже представлена блок-схема времязадающего устройства,Устройство содержит логические эле менты И 1-4 блок 5 дозировки заря,ца, блок 6 коммутации, интегратор 7 дискретного действия, релейно-пороговый усилитель 8, блок. управления 9, логический элемент ИЛИ 10, стабилизированный источник 11. питания, 55 выход 12 устройства,.входы 13 и 14 элемента И 4, входы 14 и 15 релейно- порогового усилителя 8; выход 17 ра и величина постоянного тока отстабилизированного источника питания 12111 едостатком известного устройства является частичные потери заряда при переносе его с одного электрода на другой, которые приводятк большим ошибкам выдержки временЦель изобретения - повышение точ Окости отработки выдержки времениустройства.Поставленная цель достигаетсятем, что во времязадающее устройство, содержащее последовательно 15соединенные интегратор дискретногодействия, релейно-пороговый усилитель, блок управления и стабилизированный источник питания,.дополнительно введены 1 блок коммутации,блок дозированного заряда, логический элемент ИЛИ и четыре логическихэлемента И, причем выходы блока коммутации подключены к первым входамвсех логических элементов И, вторые 25входы первого и четвертого логических элементов И подключены к блокудозированного заряда, вход которогочерез блок коммутации соединен с блоком управления, выход четвертого ло- З 0гического элемента И подключен ковходу релейно-порогового усилителяи первому входу интегратора дискретного действия, ко второму входу которого подключен выход логическогоэлемента ИЛИ, который соединен свыходами второго и третьего логических элементов И и .с взаимно связанными релейно-пороговыми усилителем,блоком управления и стабилизированным 40источником питания, выход первогофлогического элемента И подключен ковходу второго логического элементаИ, выход которого соединен со вторымвхоцом третьего логического элемента И,В момент включения стабилизированного источника 11 питания через элемент ИЛИ 10 к электродам интегратора 7 поступает ток в направлении от входа 28 к 27. Одновременно к источнику 11 питания подключаются усилитель 8, блоки 9 и б. При этом с выходов 18-20 блока б на входы 22, 24, 26 и 13 элементов И 1-4 и блок 5 поступают запрещающие сигналы, а на входе 16 усилителя 8 отсутствует скачок напряжения интегра- . тора 7. В этом случае на выходах 12 и 17 блока 9 отсутствуют выходные сигналы. По окончании выдержки времени заряд с электрода интегратора 7 полностью переходит на противоэлектрод,. и на выходе интегратора 7 появляется скачок напряжения, величина которого превышает порог срабатывания усилителя 8. При этом срабатывает усилитель 8, выходной сигнал которого поступает на вход блока 9, С выхода 12 блока 9 во внешнюю нагрузку, а с выхода 17 на блок б подается сигнал об окончании выдержки времени. Одновременно сигналом с выхода 17 блока 9 происходит отключение стабилизированного источника питания 11, Входной сигнал 11 блока б подготавливает устройство к следующему циклу выдержки времени. Разрешающие сигналы на выходах 18 и 20 блока б поступают на входы 22, 24, 26 и 13 элементов И 1-4, а с выхода 19 блока 6 на блок 5. Вы". ходной сигнал блока 5 одновременно поступает на входы 21, 23, 25 и 14 элементов И 1-4. При этом выходные сигналы элементов И 2 и 3 через элемент ИЛИ 1 О подключают вход 28 интегратора 7, а через элемент И- вход 27 интегратора 7 к блоку 5 За короткий промежуток времени, определяемый параметрами блока 5, происходит заряд электрода интегратора 7. По окончании заряда электрода интегратора сигналом с выхода 19 блока 6 происходит отключение блока 5 и подключение ста5билизированного источника 11 питания к электродам интегратора 7, Одновременно начинается отсчет очередной выдержки времени. В дальнейшем эти процессы повторяются.Преимуществом данного устройства является то, что каждый раз после очередной отработки выдержки времени, происходит дозировка электрода интегратора строго определенным фиксированным зарядом, причем она протекает очень быстро и находится в диапазоне от 0,01 до 1,0 С.Таким образом, исключаются погрешности отработки времени время- задающего, устройства, связанные с отрицательными ошибками при переносе заряда между электродами интегратора в продолжительном периодическом режиме.Формула изобретенияВремязадающее устройство, содержащее последовательно соединенные интегратор дискретного действия, релейно-пороговый усилитель, блок управления и стабилизированный источник питания, о т л и ч а ю - щ е е с я тем, что, с целью повышения точности отработки выдержки времени при повторении рабочих циклов, в него введены блок коммутации,9059 О 6блок дозированного заряда, логический элемент ИЛИ.и четыре логическихэлемента И, причем выходы блока коммутации соединены с первыми входамивсех логических элементов И, вторыевходы первого и четвертого логических элементов И подключены к блокудозированного заряда, вход которого через блок коммутации соединен О с блоком управления, выход четвертого логического элемента И подключен ко входу релейно-порогового усилителя и к первому входу интегратора дискретного действия, ко второ му входу которого .подключен выходлогического элемента ИЛИ, которыйсоединен с выходами второго и тре -тьего логических элементов И, и свзаимно связанными релейно-пороговы ми усилителем, блоком управления истабилизированным источником питания, выход первого логического элемента И подключен ко входу второгологического элемента И, выход кото рого соединен со вторым входом третьего логического элемента И. Источники информации, принятые во внимание при экспертизе301. Авторское свидетельство СССРИ 402958, кл. Н 01 Н 47/13, 1971.2Авторское свидетельство СССРВ 341040, кл. О 06 С 7/00, 1970,г905910 Составитель В,А 4 анасьеТехред А.Бабинец ректор Л.Бокшан ор Т.Весел Тираж 757НИИПИ Государственного комитета СССпо делам изобретений и открытий13035, Москва, Ж, Раушская наб.,аказ 388/69 писно