Дешифратор

Союз СоветсиикСоциалистичесиикРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 905813(51) М. Кл. с присоединением заявки М 6 06 Г 5/00 3 Ьоударате 81 ный комитет СССР ао делам нзобретеннХ н открытнХ(71) Заявитель 1,54) ДЕЫИфРАТОР Изобретение относится к автоматике и технике управления, и можетбыть использовано для передачи информации в каналах связи,Известен дешифратор, используемыйв системе телеуправления, содержащийрегистры, триггеры, элементы И 113.Недостатком известного дешифратора является сложность конструкции.Наиболее близким по техническойсущности к предлагаемому являетсядешифратор, содержащий двоичныйсцетцик, сдвиговый регистр, первый,второй и третий элементы И, триггер,группу из и регистров 1 и - числодесятичных разрядов в представленииномера дешифруемой команды),группуиз и двоичных счетчиков, группуэлементов И, входной распределительимпульсов, элемент И конца дешифрации, первый вход первого элементаявляется входом устройства, выход,сдвигового регистра является восходомустройства, второй вход первого элемента И соединен с выходом триггера, выход первого элемента И соединен со входом триггера, первый вход второго элемента И соединен со входом устройства, выход второго элемента И с первым входом третьего элемента И, второй вход которого соединен с выходом элемента И конца дешифратора, входы которого соединены с выходами соответствующих элемен Отов И группы, первые входы которых соединены с выходами соответствующих регистров группы, а вторые входы с выходами соответствующих двоичных счетчиков группы, входы регистров 15группы соединены с соответствующими и выходами входного распределителя импульсов, (и+1)-й выход которого соединен со вторым входом второго элемента И, вход входного распре" 20делителя импульсов соединен с выходом первого элемента И, выход третьего элемента И соединен со входом сдвигового регистра и со вхо.40 3 90581дом первого двоичного счетчика группы, вход .-го двоичного счетчикагруппы ( 1=2,3и) соединен с выходом 2-1)-го двоичного счетчикагруппы. 5В двоичный счетчик записывается и-разрядное дешифрованное двоичное число госледовательно, поразрядно, начиная со старшего разряда.Импульсная последовательность со 0входа через первый и второй элементы И поступает на счетный вход двоич.ного счетчика и через распределительимпульсов на регистры группы, Когдавходной распределитель импульсов заполнит все и регистров группы, начиная с и до 1, открывается третийэлемент И, и импульсная последовательность со входа дешифратора поступает на вход счетчиков группы. При последовательном заполнениисчетчиков группы балансируются соответствующие элементы И группы, икогда они сбалансируются, на выходеэлемента И конца дешифрации сформи- д 5руется сигнал управления, закрывающий третий элемент И. Положение импульса в этот момент в сдвиговомрегистре соответствует номеру переданной команды .23.30Недостатком такого дешифруютораявляется наличйе группы из и регистров, где дешифруемое число поразрядно запоминается на время от начала цикла дешифрации до момента, когда открывается третий элемент И, и импульсная последовательность поступает на вход счетчиков группы и одновременно в сдвиговый регистр. При этом время дешифрации равно сумме времени заполнения группы из и регистров и времени заполнения счетчиков группы.Целью изобретения является упрощение и повышение быстродействия сешифратора.Поставленная цель достигается тем, что дешифратор, содержащий элемент Е, счетчик, триггер, первый сдвиговый регистр, группу из и последо 50 вательно соединенных счетчиков, группу из и элементов И, выход элемента И соединен с входом первого счетчика группы и входом первого сдвигового регистра, выход счетчика)соединен с входом триггера, выходы55 разрядов первого сдвигового регистра являются выходами дешифратора,дополнительно содержит элемент ИЛИ 3 4и второй сдвиговый регистр, причемпервый вход элемента И подключенк шине тактовой частоты дешиФратора,а второй вход подключен к выходутриггера и входу второго сдвиговогорегистра, первые входы элементов Игруппы подключены к входам счетчиков группы соответственно, выходыразрядов второго сдвигового регистра соединены со вторыми входами элементов И гругпы соответственно, выходы которых соединены с выходамиэлемента ИЛИ, выход которого соединен со счетным входом счетчика,входы разрядов которого подключенык входам записи информации дещифратора, На чертеже представлена блок.схема дешифратора,Схема содержит элемент И 1, счетчик 2, триггер 3, элемент ИЛИсдвиговый регистр 5, гругпу элементов И 6, группу счетчиков 7 и сдвиговый регистр 8.Устройство работает следующимобразом.В счетчик 2 записывается и-разрядное дешифрируемое число последовательно, поразрядно, начиная состаршего разряда. В исходном состоянии элемент И 1 открыт,на выходс исдвигового регистра 5 разрешающая1" и последний элемент И 6 группыоткрыт. Импульсная последовательность со входа через элемент И 1поступает на вход первого из группысчетчиков 7, одновременно на входсдвигового регистра 8. Начинаетперемещаться 1 и на выходах сдвигового регистра 8, и заполняется счетчик 7 группы, В момент записи первого импульса в и-ый счетчик 7 группычерез последний и-ый) элемент И 6группы и элемент ИЛИ 4 этот импульспоступает в счетчик 2, В момент записи следующего импульса в и-ыйсчетчик 7 группы через ту же цепочку:и-ый элемент И б группы и элементИЛИ 4, - импульс снова заносится всчетчик 2.В момент переполнения счетчика 2 с него поступает импульс натриггер 3, который запрещает прохождение импульсов через элемент И 1 ивызывает сдвиг, разрешающий и 1 и всдвиговом регистре 5, Затем в счетчик2 записывается число разряда меньшего на единицуАналогично вышеизложенному черезоткрытый (и)-ый элемент И б группы и элемент ИЛИ 4 импульсы с выхо905813еначала цикла дешифрации до момента, когда в сдвиговый регистр начинает поступать импульсная последовательность, т,е. на время поразрядной записи дешифрированного числа в группу из и регистров. 5да (и)-го сцетцика 7 группы поступают на входы счетчика 2. В момент его переполнения триггер 3 закрывает элемент И 1 и вызывает очередной сдвиг 1" в сдвиговом регистре 5.При записи в счетчик 2 последнего младшего разряда дешифруемого числа импульсная последовательность с выхода элемента И 1 поступает на вход 10 первого счетчика 7 группы, сдвигового регистра 8 и через первый элемент И 6 группы и элемент ИЛИ 4 в счетчик 2. При переполнении счетчика 2 триггер 3 закрывает элемент и 15 1 и устанавливает регистр 5 в исходное состояние. Положение импульса в этот момент в сдвиговом регистре 8 соответствует номеру переданной команды. 20По сравнению с известным дешифратором в предлагаемом отсутствуют два элемента И и группа и регистров, Входной распределитель импульсов и элемент И конца дешифрации известно го дешифратора, сдвиговый регистр 5 и элемент ИЛИ 4 в предлагаемом дешифраторе по цислу применяемых при их построении элементов одинаковы,В образце дешифратора по схеме 30 известного для дешифрации двухразрядных десятицных чисел с общим числом команд 99 применено 26 микросхем. А в предлагаемом дешифраторе на то же число команд применено 35 только 14 микросхем, Такая разница объясняется не только отсутствием 2-х регистров группы, но и значительным уменьшением числа элементов И группы, Так в известном дешифраторе для каждого счетцика группы необходимо четыре (по числу разрядог счетчика) элемента И, для двух счетчиков - всего 8. Тогда как для предлагаемого дешифратора необходи мо только 2 элемента И.Кроме того, время дешифрации пред. лагаемого дешифратора меньше, чем у известного на величину времени от Формула изобретения Дешифратор, содержащий элемент И, счетчик, триггер, первый сдвиговый регистр, группу из и последовательно соединенных сцетчиков, группу из и элементов И, выход элемента И соединен с входом первого счетчика группы и входом первого сдвигового регистра, выход счетчика соединен с входом триггера, выходы разрядов первого сдвигового регистра являются выходами дешифратора, о т л ич а ю щ и й с я тем, цто, с целью упрощения и повышения быстродействия, дешифратор содержит элемент ИЛИ и второй сдвиговый регистр, причем первый вход элемента И подключен к шине тактовой частоты дешифратора, а второй вход подключен к выходу триггера и входу второго сдвигового регистра, первые входы элементов И группы подключены к входам счетчиков группы соответственно, выходы разрядов второго сдвигового регистра соединены со вторыми входами элементов И группы соответственно, выходы которых соединены с входами элемента ИЛИ,выход которого соединен со счетным входом счетчика, входы разрядов которого подключены к входам записи информации дешифратора. Истоцники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР1" 434405, кл. С 06 Г 5/02, 1974,2. Авторское свидетельство СССР744547, кл. С 06 Г 5/02, 1977о 05813 Составитель В, КайдановТехред И.Гайду Корректор М. Демчи Редактор Л. Повх аказ 365/6 Й Тираж 7НИИПИ Государс по делам иэоб 35, Москва, Ж 1 .Подписвенного комитета ССетений и открытийРаушская наб., д ноеСР пиал ППП Патент", г. Ужгород, ул. Проектная,ч