Система цикловой синхронизации

(1 1) 792606 ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскнхСоциалистическихРеспублик(22) Зал влено 14.06.76 (21) 2372220/18.09 с присоединением заявки Рй 2595136/18 - 09 (23) Приоритет(53) УДК 621.394, ,662 (088.8) ао делам изобретений и открытий(72) Авторы изобретения Одесский филиал Центрального научно-исследовательского, института связи(54) СИСТЕМА ЦИКЛОВОЙ СИНХРОНИЗАЦИИ Изобретение относится к электросвязи и может использоваться в системах с импульсно. кодовой модуляцией и временным делением каналов интегральных цифровых систем связи.Известна система цикловой синхронизации цифровых систем связи, содержащая на ведущей станции блок окончания линейного тракта, один иэ выходов которого через последовательно соединенные блок разделения каналов, блок цикловой синхронизации и блок фазиро 1 О вания подключен к первому входу первого делителя частоты, к второму входу которого подключен другой выход блока окончания линейного тракта через первый блок согласования, а выходы первого делителя частоты через15 дешифратор приема подключены к соответствующим входам блока разделения каналов, а также последовательно соединенные блок тактовой синхронизации, второй блок согласования и второй делитель частоты, одна группа выходов которого через последовательно соединенные дешифратор цикла и передатчик синхрокомбинации подключена к одному из входов блока объединения каналов, к дру. гим входам которого подключена друтая группа выходов второго делителя частоты черездешифратор передачи, а на ведомой станциипоследовательно соединенные дешифратор цикла, передатчик синхрокомбинации и блок объединения каналов, к другим входам которогоподключены соответствующие выходы дешифратора передачи, а выход блока объединенияканалов подключен к входу блока окончаниялинейного тракта, первый выход которогоподключен к блоку согласования через блоктактовой синхронизации, а второй выход -к одному из входов блока разделения кана.лов, к другим входам которого подключенысоответствующие выходы дешифратора приема,а также делитель частоты и последовательносоединенные приемник скнхронизации и блокфазирования 11,Однако такая система имеет невысокую помехоустойчивость,Цель изобретения - повышение помехоустойчивости.Для этого в системе цикловой синхронизации цифровых систем связи, содержащей на3 792606 4ведущей станции блок окончания линейноготракта, один из выходов которого через по.следовательно соединенные блок разделенияканалов, блок цикловой синхронизации и блокфазирования подключен к первому входу пер.вого делителя частоты, к второму входу кото5рого подключен другой выход блока оконча.ния линейного тракта через первый блок со.гласования, а выходы первого делителя часто.ты через дешифратор приема подключены ксоответствующим входам блока разделенияканалов, а также последовательно соединенныеблок тактовой синхронизации, второй блок со.гласования и второй делитель частоты, однагруппа выходов которого через последователь.15но соединенные дешифратор цикла и передатчик синхрокомбинации подключена к одномуиз входов блока объединения каналов, идругим входам которого подключена другаягруппа выходов второго делителя частоты20через дешифратор передачи, а на ведомой стан.ции - последовательно соединенные дешифратор цикла, передатчик синхрокомбинации и блокобъединения каналов, к другим входам которого подключены соответствующие выходы деши 25фратора передачи, а выход блока объединенияканалов подключен к входу блока окончаниялинейного тракта, первый выход которого подключен к блоку согласования через блок тактовой синхронизации, а второй выход - к одному из входов блока разделения каналов,к другим входам которого подключены соответствующие выходы дешифратора приема, атакже делитель частоты и последовательно соединенные приемник синхронизации и блок фа.зирования, на ведущей станции выход передатчика синхрокомбинации подключен к дополни.тельному входу блока цикловой синхронизации, а на ведомой станции введены дна элемента Й и регистр сдвига, при этом выходыблока фазирования и блока согласования че. 4 фрез первый элемент И подключены к входуделителя частоты и к тактовому входу регист.ра сдвига, к управляющему входу которогоподключены выходы делителя частоты черезвторой элемент И, а дополнительный выход 45блока окончания линейного тракта подключенк входу приемника синхронизации, к дополнительному входу которого подключен вы.ход дешифратора цикла, к входам которогоподключена первая грутпта выходов регистра сдвига, вторая группа выходов которого подключенак соответствующим входам дешифратора передачи, третья группа выходов - к соответствующим входам дешифратора приема, а чет.Вертая группа выходов - к соответствующим 55входам дешифраторов передачи и приема,На чертеже дана структурная электричес.кая схема предложенной системы. Система содержит на ведущей станции блок 1 окончания линейного тракта, блок 2 разделения кыалов, блок 3 цикловой синхронизации, блок 4 фазирования, делители 5 и 6 частоты, блоки7 и 8 согласования, дешифратор 9 приема,блок 10 тактовой синхронизации, дешифратор11 цикла, передатчик 12 синхрокомбинации,блок 13 объединения каналов, дешифратор 14передачи, на ведомой станции - дешифратор15 цикла, передатчик 16 синхрокомбинации,блок 17 объединения каналов, дешифратор 18передачи, блок 19 согласования, блок 20 тактовой синхронизации, блок 21 разделения кана.лов, дешифратор 22 приема, делитель 23 частоты, приемник 24 синхронизации, блок 25 фазирования, элементы И 26 и 27, регистр 28 сдвига, блок 29 окончания линейного тракта нформиро. ватель 30 цикла.Система работает следующим образом.На ведомой станции приходящий из линейного тракта групповой поток поступает через блок 29 в блок 21, а выделенная из приходящего сигнала тактовая частота синхронизирует блок 20, При этом запускаются делитель 23 и регистр 28, и на выходах децвфраторов 18 и 22 появляются сигналы, управляющие работой блоков 21 и 17, Сигналы, управляющие блоками 21 и 17, синфазны, причем постоянный сдвиг фазы между ними однозначно определяет сдвиг фазы между циклами передачи и приема ведомой станции, Величина этого сдвига за. дается дешифраторами 15, 18 и 22 и известна на ведущей станции.Формирователь 30 фазируется по циклу с принимаемым групповым потоком следующим образом. При возникновении разности фаз меж-. ду циклом группового потока и циклом фор. мирователя 30, информация о местоположении которого поступает на вход приемника 24 из дешифратора 15, приемник 24 находит новое положение синхрокомбинации группового пото. ка, поступающего на его первый вход. С при. ходом первого импульса из дешифратора 15, отмечающего начало цикла, формирователь 30 с помощью блока 25 и элемента И 26 производит торможение делителя 23 до момента появления синхрокомбинации в принимаемом групповом потоке. В момент ее появления на входе приемника 24 по команде последнего снимается сигнал торможения с делителя 23 и формирователь 30 начинает работать синфазно с принимаемым групповым потоком. Поскольку сдвиг фазы между циклами передачи и приема ведомой станции известен на ведущей станции, а ведомая станция сфазирована по циклу с передающей частью ведущей станции с точностью до времени распрост. ,ранения сигнала в линейном тракте, то прием. ная часть ведущей станции сфаэирована с ее792606 5передающей частью с точностью возможных изменений задержки в линейном тракте, В случае потери синхронизма блок 3 скачком устанавливает фазу по сигналу, идущему от передатчика 12, уменьшая тем самым величину начального фазового рассогласования между принимаемым потоком и распределителем приема, и, таким образом, существенно снижается мешающее влияние появления ложных синхрокомбинаций на процесс дальнейшего по. иска синхронизма,Предложенное устройство имеет высокую помехоустойчивость. Формула изобретения Система цикловой синхронизации цифровых систе 1, связи, содержащая на ведущей стан. ции блок окончания линейного тракта, один из выходов которого через последовательно соединенные блок разделения каналов, блок цикло. вой синхронизации и блок фаэирования подключен к первому входу первого делителя частоты, к второму входу которого подключен другой выход блока окончания линейного тракта через первый блок согласования, а выходы первого делителя частоты через дешифратор приема подключены к соответствующим вхо дам блока разделения каналов, а также последовательно соединенные блок тактовой синхронизации, второй блок согласования и второй делитель частоты, одна группа выходов которого через последовательно соединенные деши. фратор цикла и передатчик синхрокомбинации подключена к одному из входов блока объе. динения каналов, к другим входам которого подключена друтая группа выходов второго делителя частоты через дешифратор передачи а на ведомой станции - последовательно сое диненные дешифратор цикла, передатчик синхрокомбинации и блок объединения каналов,к другим входам которого подключены соответствующие выходы дешифратора передачи,а выход блока объединения каналов подклю.чен к входу блока окончания линейного тракта, первый выход которого подключен к блокусогласования через блок тактовой синхраниза.ции, а второй выход - к одному из входовблока разделения каналов, к другим входамкоторого подключены соответствующие выхо 10 ды дешифратора приема, а также делительчастоты и последовательно соединенные прием.ник синхронизации и блок фазирования, о тл и ч а ю щ а я с я тем, что, с целью ловыщения помехоустойчивости, на ведущей стан 15 ции выход передатчика синхрокомбинации подключен к дополнительному входу блока цикловой синхронизации, а на ведомой станциивведены два элемента И и регистр сдвига,при этом выходы блока фазирования и блощо ка согласования через первый элемент И под.ключены к входу делителя частоты и к тактовому входу регистра сдвига, к управляющему входу которого подключены выходы де.лителя частоты через второй элемент И, а до.25 полнительный выход блока окончания линейного тракта подключен к входу приемника синхронизации, к дополнительному входукоторого подключен выход дешифратора цикла,к входам которого подключена первая групЗО па выходов регистра сдвига, вторая группавыходов которого подключена к соответствующим входам дешифратора передачи, третьягруппа выходов - к соответствующим входамдешифратора приема, а четвертая группа выхо 35дов - к соответствующим входам дешифраторов передачи и приема,Источники информации,принятые во внимание при экспертизе1, Лозовой И. А. и Подберезин Д. А. Аппа.Юратура ИКМ - 12 М для уплотнения линий сельской связи. Электросвязь, У 7, 1974 (прототип),792606 Составитель Т. МаркинТехред С, Мигунова ректор М, Коста едактор Н. Суханова Тираж 729 ВНИИПИ Государственного комитета С по делам изобретений и открытий 13035, Москва, Ж, Раушская набд.акциз 9622(66 исн иал ППП "Патент", г. Ужгород, ул, Проектная, 4