Устройство для контроля фазирования факсимильного аппарата

): .яъиьяФ% т ен е текфеэокм о.т- с Я 4". д Союз Советских Социалистических Республик(22) Заявлено 040478 (21) 2612851/18-09с присоединением заявки Йо -(51)М, К,з Н 04 й 1/36 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ФАЗИРОВАНИЯ ФАКСИМИЛЬНОГО АППАРАТАИзобретение относится к передаче изображений по каналам связи и можеь. использоваться в системах передачи факсимильных изображений.По основному авт.св.Р 624380, известно устройство для контроля фазирования факсимильного аппарата, содержащее Формирователь длительности импульсов тест-сигнала синхронной частоты и формирователь длительности фазовых импульсов приемника,.соединенные через первый элемент И с входом элемента ИЛИ, на остальные входы которого включены формирователи фазового положения импульсов, первые входы которых соединены с датчиками-преобразователями сигналов, а вторые входы с выходом формирователя длительности фазовых импульсов приемника,выход элемента ИЛИ соединен с формирователем уровня пакетов импульсов тест- сигнала, выход которого соединен с вторым элементом И,к второму входу которого подключен источник видеосигнала.Однако точность контроля фазирова- .25 ния известного устройства невысока.Цель изобретения - повышение точности контроля фазирования.Для этого в устройство для контрЖМ фазирования факсимильного аппарата.,со-з 0 держащее формирователь длительностимпульсов тест сигнала синхроннойтоты и формирователь длительностизовых импульсов приемника,соедине.ные через первый элемент И с входомэлемента ИЛИ, на остальные входы которого включены Формирователи фазовогоположения импульсов, первые входыкоторых соединены с датчиками-преобразователями сигналов,а вторые входы -с выходом формирователя длительностиФазовых импульсов приемника, выходэлемента ИЛИ соединен с Формирователем уровня пакета импульсов тест-сигнала, выход которого соединен со вторым элементом И, к второму входу которого подключен источник видеосигнала,введены й блоков построчной фиксациии запоминания контролируемого параметра, информационный вход каждогоиз которых соединен с выходом соответствующего датчика-преобразователяля сигналов, а вход считывания соединен с выходом соответствующего формирователя Фазового положения импульсов, при этом вход стирания соединенс выходом формирователя длительности.фазовых импульсов приемника,а выход каждого из блоков построчной Фиксации и запоминания контролируемогопараметра соединен с соответствующим дополнительным входом элемента ИЛИ, при .этом блокпострочной Фиксации и запоминания контролируемогопараметра содержит первый пороговыйэлемент, второй пороговый элемент,входы которых соединены между собойи являются информационным входомблока построчной фиксации и запоминания контролируемого параМетра,а выходы соединены с соответствующими входами элемента ИЛИ, выход которого соединен с информационным входом элемента памяти, вход сброса которогосоединен с выходом Формирователя импульсов сброса, вход которого является входом стирания блока построчной 15Фиксацйи и запоминания контролируемого параметра, причем выход элемента памяти соединен с первым входомэлемента И, второй вход которого соесов считывания, вход формирбвателяимпульсов считывания и выход элемента И являются соответственно входом считывания и выходом блока построчной фиксации и запоминания контролируемого параметра.На фиг. 1 представлена структурная электрическая схема предложенногоустройства; на фиг. 2 - то же, блока построчной фиксации и запоминания контролируемого параметра.Предложенное устройство содержит формирователь 1 длительности импульсов тест-сигнала синхронной частоты, формирователь 2 длительности фазовых 35 импульсов приемника, первый элементИ 3, формирователь 4 уровня пакетовимпульсов тест-сигнала, второй элемент И 5, источник видеосигнала 6,датчики-преобразователи 7 сигналов,Формирователи 8 фазового положенияимпульсов, элемент ИЛИ 9 и блоки 10построчной Фиксации и запоминанияконтролируемого параметра, при этомблок 10 построчной Фиксации и запоминания контролируемого параметрасодержит первый и второй пороговыеэлементы 11, 12, элемент ИЛИ 13, эле 40 мент памяти 14, формирователь 15 импульсов сброса, Формирователь 16 импульсов считывания, элемент И 17. 50Устройство для контроля фаэирования фиксимильного аппарата работает следующим образом.Если контролируемые сигналы не изменяют асвоих параметров, на выходе соответствующих датчиков-преобразователей 7 образуется постоянное напряжение, которое подается на формирователи 8. На выходах формирователей 8образуются импульсы, фаэовое положение которых равномерно распределено по отношению к первому импульсу синхронной частоты, выделяемому формирователем 2 и первым элементом И 3.Импульсы с формирователей 8 поступают навходов элемента ИЛИ 9, а динен с выходом формирователя импуль на его и+1 вход поступает импульс тест-сигнала синхронной частоты, На дополнительные входы элемента ИЛИ 9 сигналы не поступают, поскольку первый и второй пороговые элементы 11, 12 не срабатывают и сигналов для фиксации и запоминания не вырабатывают. На выходе элемента ИЛИ 9 образуется последовательность импульсов.Если хотя бы у одного из сигналов определенного участка тракта синхронизации изменится контролируемый параметр, причем длительность изменения больше длительности развертки строки, то изменится напряжение соответствующего датчика-преобразователя 7 и изменится фазовое положение импульса, вырабатываемого соответствующим формирователем 8. При построчной записи эти фазовые изменения проявятся в виде искривления или дрожания соответствующей линии тест-сигнала. При этом также сработает первый и второй пороговый элемент 11, 12 соответствующего блока,Когда хотя бы у одногоиз сигналов определенного участка тракта синхронизации изменится контролируемый параметр, причем длительность изменения меньше длительности развертки строки, и произошло это изменение между двумя фазовыми импульсами, изменится напряжение на выходе соответствующего .датчика-преобразователя 7. При изменении напряжения в промежутке между двумя фазовыми импульсами в ту или другую сторону, срабатывает первый пороговый элемент 11 или второй пороговый элемент 12 блока 10, сигналыкоторых через элемент ИЛИ 13 воздействуют на элемент памяти 14, на выходе которого образуется сигнал, поступающий на вход элемента И 17. При поступлении импульса фазирования формирователь 8 вырабатывает импульс контроля, который, не изменяя своего фазового положения, поступает на соответствующий вход элемента ИЛИ 9 и на вход формирователя 16. С выхода формирователя 16 импульс считывания поступает на второй вход элемента И 17 и осуществляется считывание информации об изменении параметра контролируемого сигнала, Эта информация в ви-. де импульса с выхода элемента И 17 поступает на соответствующий дополнительный вход элемента ИЛИ 9 и вместе с импульсом тест-сигнала и импульсами от Формирователей 8 с выхода элемента ИЛИ 9 поступает на вход формирователя 4 и далее через второй элемент И 5 вместе с видеосигналом от его источника следует на записывающее устройство.Таким образом, независимо от соотношения длительностей возникшего изменения и развертки строки, а такжевремени возникновения, оно будет эаФиксировано на фотопленке.формула изобретения1. Устройство для контроля Фаэирования факсимильного аппарата по авт. св. 9624380,о т л и ч а ю щ е ес я тем, что, с целью повышения точности контроля фаэирования, введены й блоков построчной Фиксации и запоминания контролируемого параметра, инФормационный вход каждого из которых соединен с выходом соответствующего датчика-преобразователя сигналов, а вход считывания соединен с выходом соответствующего Формирователя фазового положения импульсов, прн этом вход стирания соединен с выходом формирователя длительности Фазовых импульсов приемника, а выход каждого нэ блоков построчной фиксации и запоминания контролируемого параметра соединен с соответствующим дополнительным входом элемента ИЛИ.2. Устройство для контроля фаэирования факсимильного аппарата, о т л ич а ю щ е е с я тем, что блок построчной Фиксации н запоминания контролируемого параметра содержит первыйпороговый элемент, второй пороговыйэлемент, входы которых соединены между собой и являются информационнымвходом блока пострОчной Фиксации изапоминания контролируемого параметра, а выходы соединены с соответствующими входами элемента ИЛИ, выход которого соединен с информационным входом элемента памяти, вход сброса которого соединен с выходом формирователя импульсов сброса, вход которого является входом стирания блока построчной Фиксации и запомина ния контролируемого параметра, причем выход элемента памяти соединен спервым входом элемента И, второй вкодкоторого соединен с выходом формирователя импульсов считывания, вход 2 О формирователя импульсов считыванияи выход элемента И являются ооответственно входом считывания и выходомблока построчной Фиксации и запоминания контролируемого параметра.витель Е.ЛюбимИ, Рейвесраж 729осударственного копо делам изобретенМосква, Ж, Ра орректор М, Демчик Подписноетета СССРи открытийская наб., д. 4/