Устройство адаптивной коррекции сигналов в дискретных каналах связи

(1 ) 650234 Сааз Советских Соцналнстнческнх Республик(22) Заявлено 27,12.76 (21) 2434030/18-09 Кл 4 В 3/04 с присоединением заявк Государственный комнтет СССР5) Дата опубликования описания 28.0 72) Авторы изобретения С, Павлов и Д хомиров 1) Заявител(54) УСТРОЙСТВО АДАПТИВНОЙ КОРРЕКЦИИ В ДИСКРЕТНЫХ КАНАЛАХ СВЯЗИ ГНАЛ 2 Изобретение относится к электросвязи, в частности к технике передачи данных, и может использоваться на коммутируемых и некоммутируемых каналах связи, характеризующихся группированием ошибок в пачки, в том числе на проводных телефонных каналах связи.Известно устройство адаптивной коррекции сигналов в дискретных каналах связи, содержащее линию задержки с Л отводами, каждый отвод которой подключен к первым входам основных перемножителей и каждого пер емножителя Ф корреляторов, каждый из которых включает интегратор, выход каждого интегратора У корреляторов подключен к соответствующему основному пер емножителю, выходы последних подключены к входам первого сумматора, выход которого подключен к одному входу второго сумматора, к другому входу которого подан эталонный инвертированный сигнал, выход второго сумматора подключен через аттенюатор к вторым входам перемножителей У корреляторов 1.Однако известное устройство не обладает помехоустойчивостью как к помехам типа обрыва связи и понижений уровня, так и к импульсным помехам, что приводит к снижению точности. Целью изобретения является повышениеточности,Для этого в устройство адаптивной коррекции сигналов в дискретных каналах связи, содержащее линию задержки с Х отводами, каждый отвод которой подключен к первым входам основных перемножителей и каждого перемножителя Х корреляторов, каждый из которых включает интег ратор, выход каждого интегратора Л корреляторов подключен к соответствующему основному перемножителю, выходы последних подключены к входам первого сумматора, выход которого подключен к одному 1,-. входу второго сумматора, к другому входукоторого подан эталонный инвертированный сигнал, выход второго сумматора подключен через аттенюатор к вторым входам перемножителей Л корреляторов, введены элемент задержки на длительность единичного элемента, последовательно соединенные инвертор, формирователь тактовых импульсов, статический триггер, элемент И, к другому входу которого подключен выход инвертора, регистр сдвига, на другой вход которого поданы тактовые импульсы, к другому входу статического триггера поданы сигналы оценки единичного импульса, и У ключей, при этом каждый из Л 1 ключейвведен между выходом перемножителя коррелятора и входом интегратора, к управляющему входу У ключей подключены соответствующие выходы регистра сдвига, а выход элемента задержки на длительность единичного элемента подключен к входу линии задержки с У отводами.На фиг. 1 приведена структурная электрическая схема предложенного устройства; на фиг, 2 - диаграммы, поясняющие его работу.Устройство адаптивной коррекции сигналов в дискретных каналах связи содержит линию задержки 1 с Л отводами, каждый отвод которой подключен к первым входам основных перемножителей 2 и каждого перемножителя 3 У корреляторов 4, каждый из которых включает интегратор 5, выход каждого интегратора 5 У корреляторов 4 подключен к соответствующему основному перемножителю 2, выходы последних подключены к входам первого сумматора о, выход которого подключен к одному входу второго сумматора 7, к другому входу 8 которого подан эталонный инвертированный сигнал, выход второго сумматора 7 подключен через аттенюатор 9 к вторым входам перемножителей 3 Л корреляторов 4 (фиг. 1).Устройство содержит также элемент задержки 10 на длительность единичного элемента, последовательно соединенные инвертор 11, формирователь 12 тактовых импульсов, статический триггер 13, элемент И 14, к другому входу которого подключен выход инвертора 11, регистр 15 сдвига, а другой вход 16 которого поданы тактовые импульсы, к другому входу 17 статического триггера 13 поданы сигналы оценки единичного импульса, и Ж ключей 18, при этом каждый из У ключей 18 включен между выходом перемножителя 3 коррелятора 4 и входом интегратора 5, к управляющему входу Ж ключей 18 подключены соответствующие выходы регистра 15, а выход элемента задержки 10 подключен к входу линии задержки 1, Вход элемента задержки 10 является входом устройства (фиг, 1).Устройство работает следующим образом.На вход устройства поступает демодулированный сигнал (фиг. 2 а). Одновременно на инвертор 11 и на вход 16 регистра 15 поступают первые и вторые тактовые импульсы - такт Т 1 и такт Т 2 (фиг. 2 б, в). С инвертора 11 импульсы поступают на формирователь 12, на выходе которого формируются тактовые импульсы, приведенные на фиг. 2 г.Фиксация искажения единичного импульса помехой осуществляется внешним устройством (не показано), в котором формируется оценка каждого единичного элемента. Фиксация искажения единичного элемента производится на интервале т,10 15 20 25 30 35 40 45 50 55 60 65(фиг. 2 а, б, в) т = т - с где т - длительность единичного элемента, т - длительность тактового импульса (тт) для каждого единичного элемента. Сигнал, определяющий ошибку в единичном элементе, поступает на вход 17 статического триггера 13, который при этом срабатывает (фиг. 2 д).На фиг. 2 в качестве примера показано наличие ошибки в единичных элементах сигнала, отмеченных ф.Под такт Т 1 после срабатывания статического триггера 13 в первый разряд регистра 15 записывается единица, хранящаяся в указанном разряде регистра 15 в течение длительности одного единичного элемента, При отсутствии ошибки в единичном элементе на соответствующем такте в первый разряд регистра 15 не записывается единица, и он остается на указанном такте в состоянии нуль. Сдвиг информации в регистре 15 осуществляется под такт Т 2.Статический триггер 13 возвращается в исходное положение (фиг, 2 г) по сигналу с формирователя 12, запускаемого от импульсов такта Т 1.Входной сигнал (фиг, 2 а) поступает на элемент задержки 10 на длительность единичного элемента, тем самым в устройстве обеспечивается возможность получения оценки: искажен или не искажен помехой каждый единичный элемент до его поступления на линию задержки 1 с Л отводами.Если единичные элементы, отмеченные ф, искажены помехой, то они, проходя через линию задержки 1, не участвуют ь формировании весовых коэффициентов линии задержки 1 (фиг. 2 е - 2 л) за счет размыкания ключей 18 по сигналам с выходов регистра 15,На фиг. 2 е,ж, з приведены диаграммы, поясняющие формирование весового коэффициента первого отвода линии задержки 1, а на фиг. 2 и, к, л - второго отвода линии задержки 1. При этом на фиг. 2 е, и приведены диаграммы управляющих сигналов на ключах 18, включенных между перемножителями 3 и интеграторами 5 корреляторов 4 соответственно первого и второго отводов линии задержки 1. При этом показано, что при единичных элементах, искаженных помехами, происходит размыкание ключей 18, принадлежащих первому и второму отводу линии задержки 1.На фиг. 2 ж, к приведены диаграммы демодулированных входных сигналов на входах соответственно первого и второго отвода линии задержки 1, а на фиг, 2 з,л - диаграммы сигналов на интеграторах 5 первого и второго отвода линии задержки 1, используемых для формирования весовых коэффициентов указанных отводов.Коэффициенты взаимной корреляции сигнала ошибки и выборки входного сигна 650234ла на каждом отводе линии задержки 1 определяют сигнал подстройки весового коэффициента соответствующего отвода. Указанный сигнал подстройки весовых коэффициентов вычисляется на каждый тактовый интервал. Значение весового коэффициента каждого отвода формируется на выходе интегратора 5 соответствующего отвода.Предложенное устройство позволяет исключить воздействие как отдельных единичных элементов, искаженных импульсными помехами, так и пачек ошибок, вызванных указанными помехами. В результате обеспечивается устойчивая работа с заданным параметром качества на протяженных коммутируемых и некоммутируемых каналах связи. Формула изобретения Устройство адаптивной коррекции сигналов в дискретных каналах связи, содержащее линию задержки с Ж отводами, каждый отвод которой подключен к первым входам основных перемножителей и каждого перемножителя У корреляторов, каждый из которых включает интегратор, выход каждого интегратора У корреляторов подключен к соответствующему основному перемножителю, выходы последних подключены к входам первого сумматора, вы 5 10 15 20 25 Зо которого подключен к одному второго сумматора, к другому входу которого подан эталонный инвертированный сигнал, выход второго сумматора подключен через аттенюатор к вторым входам перемножителей У корреляторов, о т л и ч аю щ е е с я тем, что, с целью повышения точности, в него введены элемент задержки на длительность единичного элемента, последовательно соединенные пнвертор, формирователь тактовых импульсов, статический триггер, элемент И, к другому входу которого подключен выход инвсртора, регистр сдвига, на другой вход которого поданы тактовые импульсы, к другому входу статического триггера поданы сигналы оценки единичного импульса и Л ключей, при этом каждый из М ключей введен между выходом перемножителя коррелятора и входом интегратора, к управляющему входу Ж ключей подключены соответствующие выходы регистра сдвига, а выход элемента задержки на длительность единичного элемента подключен к входу линии задержки с Л отводами.Источники информации,принятые во внимание при экспертизе 1. Ргоа 1 дз 1. б., М 111 ег 1, Н. Ап Ас 1 ар 1 ге КесеЬтег 1 ог Р 1 р 1 а 1 %опа 11 пд Т 11 гоцф С 1 аппе 1 з Мй 1 п 1 егз 1 гпЬо 1 1 п 1 ег 1 егепсе. 1 ЕЕЕ Тгапзас 11 оп о 1 1 пГоггпа 11 оп ТЬеогу,- 15, 1969,4.е аказ 2713/17 Изд.167 Тираж 779 Подписное НПО Государственного комитета СССР по делам изобретений и открытий 113035, Москва, 7 К, Раушская наб., д, 4/5