Устройство для вычисления показательных функций

ОП ИСАНИЕИЗ 0 ВЕИтинияК АВТОРСКОМУ СВИДВТВЛЬСТВУ(61) Дополнительное к авт. спид ву(22) Заявлено 13.07,76 (2) 2382851/18-24с присоединением заявки в 643887 Союз Советскня Социалистически Распубпик)М. Кл, 0 06 Г 15/34 Гфеудеретеениий кемитет СССР ее делам изебретеиий и еткрытий) ПриарнтетОпубликовано 25.01,793 юллетень М 3 Дата опубликования описания 28.01.79.Капот тпа ательскостро ени юзный научно-иссланалитического п инст УЦ Заявител(54) УСТРОЙСТВО ПОКАЗАТЕЛЬ ВЫЧИСЛЕНИ ФУНКЦИЙ = 1 дом устройства быстродейв ИЛИ,(Ие 1 в умноже ИЛИ, вток первомуванин, а 3Изобретение относится к области вычислительной техники и может быть использовано в различных вычислительных устройствах обработки информапни.Известно устройство 1, содержащее блок программного управдения, сумматор, узел сравнения, логические элементы, формирователи и линии з,щержхи. Оно имеет низкую точность вычисления.Наиболее близким по технической сущности к изобретению является устройство 2, содержащее блок управления, первый элемент ИЛИ, результирующий сумматор и первый блок суммирования, причем первый, второй и третий выходы блока управления соединены соответственно с первым, вторым й третьим входами первого блока суммирования, четвертый вход которого подключен к четвертому выходу блока управления, пятый выход которого соединен с первым входом первого элементарой вход которого подключенвыходу первого блока суммиро од элемента ИЛИ соединен с результируюшего сумматора. Недостатком известного вдяется низкая точность иствне.5 Целью изобретения является повьпнение точности и быстродействия.Поставленная пель достигается тем,что в известное устройство дополнительно введены ( Ю -1) элементо тв ( 1 те -1) блоков суммирования )элементов И и ( йе -1) уздонна, причем первый, второй и третий входц ( в -1) блоков суммирования соединены с первым, вторым и третьимвы ходами блока управления, четвергый выход которого подкаочен к четвертым входам ( пт) блоков суммирования, пятыйвыход блока .управления соединен с дервыми входамн ( Ф) элементов ИЛИ, Ю второй вход каждого т -го ( т -2,3и ) элемента ИЛИ соединен с первымвыходом т-го блока суммирования, авыход т-ого элемента ИЛИ подкдкяей887 3 643к пятому входу ( 1 -1) блока суммирования, второй выход ( 1-1) блока суммирования соединен через ( 1 -1) узелумножения с первым входом ( 1 -1) элемента И, второй вход которого подключен к шестому выходу блока управления,а выход ( 1 -1) элемента И соединен сшестым входом 1 -го блока суммиро. вания, кроме того, блок суммирования, содержит два элемента И, запоминающий регистр и сумматор, причем первыйвход запоминающего регистра соединенс первым входом блока суммированиявторой вход которого соединен с первымвходом первого элемента И, второй вход 13которого подключен к выходу запоминающего регистра и первому выходу блокасуммирования третий вход которого соединен с первым входом сумматора, второй входкоторого подключен к выходу первого элемента И, третий вход еумматора соединенопятым входом блока суммарс вавия четвертый вход которого соединен с первымвходом второго элемента И, второй входкоторого водключеи к выходу сумматора 2 фи второму выходу блока суммирования,шестой мод которого соединен со вторым входом эапэмнвакацего регистре ивыходом второго элемента И,Йа 4 йп. 1 представлена блок-схемаэусгройсгва, на фвг. 2 схема блока суммироэания.Устройсгво содержит вход 1, блок 2увращенин элементы ИЛИ 3, 4, 5, 6,элементы И 7, 8, 9, довелнительвые ффэлементы И 10, 11, запоминающий регистр 12 сумматор 13 результирузбщийсумматор 14, блоки сфамироваиия 15,16, 17, 18,узлы умнэжения 19, 2 О,2 1 н выход 22 устройстме 4 фПриввип работы устройства состоитэ след)чОщем.Иа первом этапе блоком упрааления2 Формируются ( е 1) циклов во четыре тактовых импульса (ТИ) в каж 4дом 1 ТИ 1 г 1 ТИ 2 1 ТИЗ 1 ТИ 4 в рейфзультате которых осуществляется:1 ТИ 1 - умножение в узлах умножения 19 20, 21, числовых кодов ве.лцчин хранящихся всумматорах 13 и фсчитывание результата умножения и запоминающие регистры 12.;1 ТИ 2 - обнуление результатов, хравящнхся в сумматорах 13; 1 ТИЗ - считывание в сумматоры 13 кодов чисел из запоминающих регистров 12 и через элементы ИЛИ 4,5,6 кодов запоминающих; регистров 12 иэ предьщущих рядов.;1 ТИ 4 - обнуление запоминающих регистров 12.После формирования последнего ( и -1)-ого дикла тактовых импульсов производится перезапись кодов из сумматоров 13 в запоминающие регистры 12, Устройство подготовлено к выполнению второго этапа.Для выполнения второго этапа блоком управления 2 формируются ( К -1) циклов по чва тактовых импульса 2 ТИ 1, 2 ТИ 2 в каждом, в резулвгате которых осуществляется:2 ТИ 1 - суммирование в реэульти рующем сумматоре 14 кода числа хранящегося в немс кодом числа, хранящимся в запоминающем регистре 12 ( щ -1)-ого рида, суммирование в сум маторе 13 кода числа, хранящегося в нем, с кодом числа, хранящимся в зало мииающем регистре 12 ( е -2)-ого ряда и т.д. через элементы ИЛИ 3,4, 5,6-=- 2 ТИ 2 - перезапись внутри. каждого из блоков суммирования 16 17 18 вновь полученной суммы из сумматоров 13 в запоминающие регистры 12 через элементы И 10.Т 4 пщм образом, комплектуя усгройство в однотипными блоками суммирования включениими по предложенйой блок-схеме (фиг. 1,2) можно вычислять любые числа Я и степенях от 1 до И 1 при этом в Устройстве автоматически формируется соответствую. щая матрица числовых иоследоватец ностей, для чего используется необходимое количество блоков суммировании. Формуле изобретения 1 Устройство для вычисления по. казательных функций У Й ф, содержащее блок управления, первый элемент ИЛИ, результирующий сумматор и первый блок суммирования, причем первый второй и третий выходы блока управле ния соединены соответственно с первым, вторым и трегьим входами первого бло ка суммирования четвертый вход кото рого подключен к четвертому выходу блока управления, пятый вьцсод которого соединен с первым входом первого эле мента ИЛИ, второй вход которого вод ключен к первому выходу первого блощ суммирования, а выход элемента ИЛИсоединен со входом резулййрующегосумматора, о т и и ч а ю щ е е с ятем, что, с целью повышения точностии быстродействия, в него дополнительно введены ( Ф 1) элементов ИЛИ,( п 1-1) блоков суммирования, ( е)элементов И и ( е) узлов умнокения, причем первый, второй и третийвходы ( ю -1) блоков суммирования соединены с первым, вторым и третьим 1 Овыходами блока управления, четвертыйвыход которого подключенк четвертымвходам ( в) блоков суммирования,пятый выход блока управления соединенс первыми входами ( в) элементов 1%ИЛИ, второй вход каждого 1 -го( 1 - 2, 3,п) элемента ИЛИ соединен с первым выходом-го блокасуммирования, а выход т -го элемента ИЛИ подключен к пятому входу 20( 1 -1) блока суммирования, второй выход (-1) блока суммирования соединен через (-1) узел умножения с первым вкодом (1) элемента И, второйвход которого подключен к шестому вы 25ходу блока управления, а выход ( 1 1элемента И соединен с шестым входом1 -го блока суммирования,2. Устройство по п. 1, О т я и .ч аю щ е е с я тем, что блоксумми 36 роваиии содержит два элемента И, .апоминааций регистр и сумматор, причем первый вход запоминающего ре гистрв соединен с первым входом блока суммирования, второй вход которого соединен с первым входом первого элемента И, второй вход которого подглючен к выходу запоминающего регистра и первому выходу блока суммирования, третий вход которого соединен с первым входом сумматора, второй вход которого подключен к выходу первого элемента И, третий вход сумматора соединен с пятым входом блока суммирования, чет вертый вход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу сумматора и.второму выходу блока суммирования, шестой вход которого соединен со вторым входом запоминакепего регистра и вико дом второго элемента И.Источники информации, принятые вовнимание при экспеотнзе. Г, Кори, Т. Кори. Справочник поматематике, Мф Науквф, 1974,стр 33-342. Авторское свидетельство СССР1 ф 378875 в кл. О 061534 в 18 О 4 ф 73.643887 Состтор Й. Явцуришвнан Текр рас Найм тор А. Г 3/45 Тираж 779ВНИИПИ, Государственного омнтета Сно а яам эобрвтеннй н открытей113036; Москва, .Ж, Раущок Заказ сн Фвциа ППП фПатвнтф, г. У тн