Преобразователь сдвига фаз в цифровой код

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ Х АВТОР СХОМУ СВИДЕТЕЛЬСТВУ532059 Союз Советских Социалистических Республик) 1,Кл.- "С О 1 Р 2508 Заявлено 07.01,74 (21 882342 присоединением заявк Государственный комитеСовета Министров СССР) Приорите 43) Опубликовано 15.10.76. Бюллетень М 3845) Дата опубликования описания 18.10.76 УЛК 621.317.77(54) ПРЕОБРАЗОВАТЕЛЬ СДВ ЦИФРОВОЙ КО А ф Изобретение относится к цифровой измерительной технике и может быть использовано при создании измерительных приборов с непосредственным цифровым отсчетом в системах телемеханики, автоматического изме- пения и управления.Известен преобразователь фазовых сдвигов в код, основанный на преобразовании фазового сдвига во временной интервал с последующим преобразованием временного интервала в код и состоящий из формирователей импульсов, ключа, генератора квантующих импульсов и счетчика импульсов 1.Известный преобразователь имеет недостаточную точность, кроме того, он не в со. стоянии непрерывно измерять фазовый сдвиг между двумя фазоманипулированными сигналами, частота которых, претерпевает быстрые случайные изменения.Наиболее близким по технической сущности является преобразователь сдвига фаз фазоманипулированного сигнала в цифровой код, содержащий формирователями импульсов опорного и фазоманипулированного сигналов, два счетчика, три логических элемента И и логический элемент,ИЛИ.Однако в известном устройстве сдвиг опорной и исследуемой поверхностей импульсов на одну и ту же постоянную величину То приводит к появлению в работе устройства моментоз, ко;да оно должно начать вырабатывать импульсы заполнения до того, как окончится интервал Т, пропорционально которому должны быть выбраны интервалы между импульсами заполнения, т. е. устройство должно начать вырабатывать интервалы, пропорциональные Т, не зная зели- чины Т ., что приводит к большим ошнб.кам преобразования.С целью повышения точности преобразования з предлагаемый преобразователь введены генератор образцовой частоты, схема задержки, блок управления, делитель частоты, два управляемых делителя частоты и две вгнтильные группы, причем генератор образцовой частоты через первый и второй логические элементы И соединен с,двумя управляемыми делителями частоты и одновременно через делитель частоты и первый счетчик с первымн входами двух вентильных групп, выход каждой нз которых соедичен с управляемым делителем частоты, выходы делителей подключены через последовательно соединенные логический элемент ИЛИ и третий логический элемент И, второй вход которого через схему задержки подключен к .выходам формирователей импульсов, к второму счетчику, а блок управления соединен с формироо вателем опорного сигнала, со вторыми входами вентильных .групп, входами управляемых делителей частоты, с первым и вторым логпческпдми элементами И и с двумя счетчиками.На фиг. 1 приведена структурная схемаустройства; на фиг. 2 - эпюры, поясняющие его работу.Преобразователь выполнен следующимобразом.Опорное и фазоманипулированное напряжения поступают на формирователи 1 и 2 импульсов. Выход формирователя 2 соединенс входом формирователя 3 загдержанных импульсов, второй вход которого подсоединен к выходу формирователя 1. Выход,формирователя 3 подсоединен к одному из входов элемента И 4. Выход формирователя 1 присоединен к,входу схемы 5 управления, которая вырабатывает импульсы сброса счетчиков б и 7, а также импульсы сброса управляемых дели 20телей 8 и 9 частоты. Кроме того, схема 5 управляет работой элементов И 10 и 11 и вентильных груп 1 п 12 и 13. Генератор 14 образцовой частоты присоединен к входу делителя 15 частоты и к входам элементов И 10 и 11, Выход делителя 15 соединен с входом счетчика 6, его выходы разрядов подключены к входам вентильных групп 12 и 13, а выходы последних соединены с входами установки коэффициентов деления управляемых делителей 8 и 9 частоты, Вторые (счетные) входы этих делителей подключены к выходам элеоментов 10 и 11. Выходы управляемых делителей частоты соединены с входами элемента ИЛИ 16, выход которого через элемент И 4 соединен с входом счетчика 7.Работает устройство следующим образом.Формирователь 1 вырабатывает импульсы(фиг. 2, Ь,) в моменты перехода опорного си нусоидального напряжения через нуль. Схема 5 управления вырабатывает импульсы сброса счетчика 6 в моменты времени гь 12, гз, г 4 и т. д., поэтому счетчик б за время 1, - 1, подсчитывает количество импульсов, разное 1 10 Ч ОЧ/оыд1 зд, го ч 7 о о гг-- гг 10 о 0 г,гг Перед моментом 1 з импульсом со схемы 5 45 число У,через вентиль 12 переносится вуправляемый делитель 8 и становится его коэффициентом деления /г д .В момент 12 одновременно со сбросомсчгтчика б и 7 в нулевое состояние появляет ся отпирающее напряжение С/з на входе элемента 10 и импульсы генератора 14 через делитель частоты 8, элемент ИЛИ 16 поступают в виде последовательности С/з на импульсный вход элемента И 4. Их частота55 7 з, То.о такова, что импуль".ы слгдуют с п раз меньшим интервалом, чгм интервал Т . = 13 - 12.Формирователь 3, начиная с момента 1 з,на время тз = 1, - 12 отпирает элемент И 4 (фиг. 2, Ьг), на счетчик поступает пачка им пульсов Уз, число 1 хоторых У;1 соответствует где и - коэффициент деления частоть: делителя частоты;10.ч - частота генеРатоРа обРазцовой частоты;Т,. - текущее значение периода опорнойчастоты, равное (1, - 11).Перед моментом 12 схема 5 вырабатывает импульс записи, поступающий на управляющий вход вентильной группы 13, и переписывагт код У,ч со счетчика 6 в управляемый1дглитгль 9 частоты, в котором устанавливается коэффициент К, деления, равный Ж, В момент 1, одновременно со сбросом счетчика 6 в нулевое состояние со схемы 5 управления на элемент И 11 начинает поступать отпирающее напряжение (фиг. 2, 174) в интервале от 12 до 1 з, в результате чего с генератора 14 через элемент 11 в делитель 9 поступают импульсы опорной частоты.Частота на выходе управляемого делителя 9 определяется выражением и пр дставляет собой импульсную последовакоорой импульсы следую раз меньшим интервалом. чем интервал Т, =12 - 1, (фиг. 2, 1/з).Одновременно с подачей импульсов с генератора 14 через элемент 11 на делитель 9 формирователь 3 задержанных импульсов в момент 1, начинает формировать на своем выходе прямоугольный импульс, равный т и соответствующий временному сдвигу между моментами 1 и 1, (фиг. 2, У, .и Й ). Этот импульс в виде управляющего напряжения (фиг.2, С/г) поступает на вход элемента 4, открывая его и пропуская на счетчик 7 следующие через элемент ИЛИ 16 импульсы с выхода дглитгля 9. Количество импульсов Л,1 частоты г проходящее за интервал т, на вход1счетчика 7 (фиг. 2, /з), образуют число, соотв тствующег коду фазового сдвига в интервале 1, - 12.В этот же,момент 12 счетчик 6 начинает подсчитывать количество импульсов с выхода делитгля 15 за интервал 12 - 1 з Число У насчптанное з этом интеРвале То = 1 з - 12, опргдгляется выражениемкоду фазового сдвига .в интервале 1, - 1Далее работа устройства циклически повторяется.Таким образом, не зависимо от значительных колебаний опорной частоты (яа фиг. 2 это отражено изменением Т) число импульсов УА(и - 1) на входе счетчика 7 к моменту 8(и - 1) соответствуетт 1 и - 1) и-аМУг ( 1) п)Выбором коэффициента деления п делителя 15 можно получить код, выраженный непосредственно в градусах.Предлагаемый преобразователь вырабатывает код, пропорциональный фазовому сдвигу при значительном непостоянстве,величины периода опорного напряжения. Счетные импульсы начинают вырабатываться только по окончании соответствующего периода Т,., что приводит независимо от колебаний длительности Ти величины фазового0 Псдвига к точной пропорциональности между и Т,.а следовательно, к точному преобразоваьппо фазы в код.Формула изобретенияПреобразователь сдвига фаз в цифровойкод, содержащий формирователи импульсов опорного и фазоманцпулцрованного сигналов, два счетчика, трц логических элемента И п логичгскпц элемент ИЛИ, о т л и ч а ю щ и йся тем, что, с целью повышения точности 5 пргобразования, в него введены генератор образцовой частоты, схгма задержки, блок управления, делитель частоты, два управляемых делителя частоты ц две вгнтцльные группы, причем генератор образцовой частоты через 10 первый и второй логические элементы И соединен с двумя управлягмымц делителями частоты ц одновременно через делитель частоты и первый счетчик - с первыми зходамц вентцльных групп, выход каждой из которых сог дцнгн с управлягмым делителем частоты, выходы дглцтелей подключены через последовательно соединенные логический элемент ИЛИ и тргтий логический элемент И, второй вход котороо через схему задержки подключен 20 выходам формирователя импульсов, ко второму счетчику, а блок управления соединен с формирователем импульсов опорного сигнала, со вторыми входами вентильных групп, входами управляемых делителей частоты, с пер зым и вторым логическими элементамц 11 ц сдвигая счетчиками.11 с т э ч н и кц ц 3ф о р м а ц ця, и р ц н я т ы е В о В н иманцг прц проведении экспертизы:1, П, П. Орнашскцй Автоматические цз мгргнця ц прцооры, Кцгз, Вцща школа,1973 г., р. 159 а).2. Авт. сзид. СССР М 287194, Л. Кл,С 01 й 2500, 16.06.69 г.1 Риз Составитель Л. ШароноваТехред Л, Кочемирова Редактор нова ип. Харьк. фил. пред, Патент каз 927/1217ЦНИИП Изд,167 осударственного по делам пзо Москва, Ж, омитет етений аушска Тираж 1029 Совета Минисоткрытий наб., д. 4/5 орректор В. ГутманПодписное ов СССР