Устройство для синхронизации по циклам

ОП ИСАНИИ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(45) Дата опубликовании описання 27,12.76 51) М. Кл.зН 04 3 3/06 Н 047/08 осударственныи иомитеСовета Министров СССРоо делам изобретенийи открытий о) УДК 621.394.) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛА к входу первогоанализирующего узо вида, а через втоуправления - к вхостоты, а также посте решающий узелмного распределитерогруппы перво элемента ИЛИ, к ла синхрогруппы рой элемент ИЛИ ду делителя так ледовательно сое о вида входу. второг узел овой чадиненнния при и узел фазироваля 2 является уменьшениесинхрогруппы. третий элемент ИЛИл формирования сигнаИзобретение относится к технике обработки информации в дискретных системах, а именно к технике осуществления синхронизма по циклам в системах с цифровыми методами модуляции аналоговых сигналов, а так-же в системах передачи дискретных сообщений.Известными устройствами являются устройства цикловой синхронизации,. с помощью которых синхронизм по циклам в дискретных 1 О многоканальных системах достигается обычно путем фазирования приемных распределителей каналов на оконечных и помежуточных станцияхЩ . Для обеспечения возмож ности такого фазирования в состав переда- тн ваемого группового сигнала системы вводят синхросигнал какого-либо вида, представляющий собой периодическую последовательность синхрогрупп, передаваемых на одних и тех же импульсных позициях (синхрони зациях) в каждом цикле.Наиболее совершенным является устройство синхронизации по циклам, содержащее дешифратор синхрогруппы, выходы которого подключены через анализирующий узел синк Однако при передаче синхросигнала из синхрогрупп одного вида, периодически повторяющихся в каждом цикле, из символов молчащих" каналов возможно образование псевдосинхрогруппы, периодически повторяю- шейся в каждом цикле подобно синхрогруппв синхросигнала. Обнаружение устройством цикловой синхронизации в процессе поиска состояния синхронизма такой псевдосинхрогруппы может привести к длительной потере циклового синхронизма, что приводит к увеличению времени вхождения в синхронизм по циклам.Целью изобретениявремени обнаруженияДля этого введеныузел коммутации, узелов управления, при этом выход делителя тактовой частоты подключен к входам узла коммутации, а через узел формирования сиг налов управления, узел коммутации, анализирующий узел синхрогруппы первого вида, третий элемент ИЛИ - к соответствующим входам узла формирования сигналов управления, решающего узла и узла фазирования приемного распределителя, причем второй выход узла коммутации подключен через анализирующий узел синхрогруппы второгоР 6вида, соединенный с узлом формирования сигналов управления, и первый элементИЛИ к вторым входам узла управления и решающего узла.Таким образом, время обнаружения синхросигнала, передаваемого в виде последовательности чередующихся синхрогрупп двух видов, уменьшается, так как осуществляет-я взаимозависимый поиск этих синхрогрупп,26На чертеже дана структурная электрическая схема устройства.Устройство синхронизации по циклам содержит дешифратор 1 синхрогруппы, один выход которого подключен через анализирующий узел 2 синхрогруппы первого вида к входу первого элемента ИЛИ 3, а через второй элемент ИЛИ 4, узел управления 5 - к ьходу делителя 6 тактовой частоты, второй выход дешифратора 1 подключен к второму входу второго элемента ИЛИ 4 и к входу анализирующего узла 7 синхрогруппы второго вида, выход делителя 6 подключен к входам узла коммутации 8, состоящего из элементов И 9 и 10, а через узел формирования 11 сигналов управление, состоящий из элементов задержки 12, 13, элементов ИЛИ 14 и 15, триггера 16 и элементов И 17 и 18, узел коммутации 8, анализирующий узел 2-к соответствующему входу узла формирования 11 и дополнительно через третий элемент ИЛИ 1 9 - к соответствующим входам последовательно соединенных решающего узла 20 и узла фазирования 21 приемного распределителя причем второй выход узла формиро вания 11 подключен через узел коммутации 8, анализеруюАдий узел 7, соединенный с узлом формарованич 11, и первый элемент ИЛИ 3 к вторым входам узла управления 5 и решающего узла 20, Узел формирования 11 соединен также непосредственно с дешифратором 1, анализирующим узлом 7 и вторым входом третьего элемента ИЛИ 19 Вход дешифратора 1 и выход узла фазирования 21 являются соответственно входом и выходом устройствавход 22 узла управления 5 является входом импульсов тактовой часготы, Устройство работает следующим образом, К Импульсно кодовый сигнал с входа устройства поступает на дешифратор 1, на выходе которого образуются сигналы откликовкак на синхрогруппы, так и на кодовые группы информационного сигнала, сходные с синхрогруппами.Выделенные дешифратором 1 сигналы поступают через второй элемент ИЛИ 4 навход узла управления 5, соответствующийзапуску делителя 6. При регулярном поступлении импульсов тактовой частоты с входа22 через узел управления 5 на вход делителя 6 на его выходе формируется последовательность импульсов опробования, длительностью в период тактовой частоты иследующих с частотой циклов,В установившемся режиме отклик на синхрогруппу первого вида с выхода дешифратора 1 поступает на вход анализирующегоузла 2 в тот момент, когда на другой еговход через открытый элемент И 9 узлакоммутации 8 с делителя 6 приходит импульс опробования, В этом случае сигналповторения с выхода анализирующего узла2 через третий элемент ИЛИ 1 9 проходитна вход, записи фиксации состояния синхронизма в решающем узле 20 и на вход узлафазированця 21, Кроме того, сигнал повторения с выхода анализирующего узла 2, задержанный на элементе задержки 12 узлаформирования 11, проходит элемент ИЛИ14 и переключает триггер 16 в положение, разрешающее в следующем цикле прохождение ймпульса опробования с делителя6 через элемент И 10 узла коммутации 8на вход. анализирующего узла 7 и,запрещающее через элемент И 9 ча вход анализирующего узла 2,В следующем цикле в результате появления на выходе дешифратора 1 откликана синхрогруппу второго вида аналогичнопроисходит переключение триггера 1 6 висходное положение сигналом повторения свыхода анализирующего узла 7 через элемент задержкч 13 и элемент ИЛИ 15, т,е.происходит подготовка устройства к приемув следующем цикле синхрогруппы первоговида.В случае потери синхронизма устройством (отсутствие ча выходе дешифратора 1ожидаемого отклика) на выходе подготовленного к опробованию анализирующего узла2 или 7 формируется сигнал ошибки, который через первый элемент ИЛИ 3 поступает на вход сброса решающего узла 20 ина вход узла управления 5, запрещающийцоступление импульсов тактовой частотына вход делителя 6, т,е, делитель останавливается в положении, соответствующем моменту опробования, а элементы И 17 и 18остаются открытыми.И Я Кф В Веж 1 .= поиска цеавый же чз отк 1 ц 1 ков на л 1 абу 1 а синхрогруппу и и ее 11 м 11 тацию импульсами информационного сигналапоявившийся на выходе дешифратор 1, паступает на соответствуюп 1 ий анализиауюшийузел 2 или 7 и на запуск дегп 1 те; я 6,Этот атк 11 п пг 1 аходит соатветс ".в ю 1 пчеэлементы И 17 либс 18 и элемент.-1 ИЛИ14, либо 15 узла формирования 11 и про.изводит установку триггера 1 6 в ;-оложение, аткрыва 1 ашее элемент И 9 либо 10узла коммутации В, пропускающий сигналс делителя 6 на тат анализируюшии узел2 и 7, на вход которого пришел Отклик сдешифратора 1,Образующийся сигнал повторения, состВЕТСТВуЮШИй дащнфпуЕМОй СИНХООГгг,11 Ечерез третий элемент ИЛИ 19 поступаетна вход записи решающего узла 20,Кроме тога.:задержанный с 1 п.нал 11 автсрения чева, са"твс 1 сты".Оший э;1 емент ИЛИ14 либо 15 в узле формираваи 1 я1 осу-.гцествляет переб.;.со тр 11 ггеаа 16 в состоя" ние, в котором устройства гатова к приему В следуюц 1 ем 11 икпе другой си 11 хгюг В.11; пы,После ,1 иксации ссстояния с 11 нхращ 1 змарЕШ 81 а 1111 М ;и С .О-,аровня 2 1., каз а ".1.". Открыт . (-,ла уст анОВИВшемся рс);ле,. 11 Оступает 1 м 11 ульс для подстрайк 1. 1 р:1 емнсга рас.1 веде,"Г 1: Гэ 1 я. сР 0 р М у:1 а И 3 0 а В е 1 .= и И сороржа 1 пе и; ,:,.,а 1 д; и;хоа - "Б 3 Г Оды которого подключены через анализирующий узел синхрогруппы первого вида к входу первого элемента ИЛИ, к входу анализиьру.ошего узла синхрогруппы второго вида, а через второй элемент ИЛИ, узел управления - к входу делителя тактовой частоты, а также последовательно соединенные решаюгций узел и узел фазирования приемного распределителя, о т л и ч а ю щ е ес я тем, что, с целью уменьшения времени обнаружения синхрогруппы, введены третий элемент ИЛИ, узел коммутации, узел формирования сигналов управления, при этом выход целителя тактовой частоты подключен к Входам узла коммутации, а через узелформирования сигналов управления, узелкоммутации, анализирующий узел синхрогруппы первого вида, третий элемент ИЛИ - ксоответствующим входам узла формирования С 1 ггналов управления, решающего узлаи узла фазированияприемного распределителя, причем второи выход узла коммутацииподключен через анализирующий узел синхвогоупгь 1 второго вида, соединенный с узломформирования сигналов управления, и первый элемент ИЛИ к вторым входам узла управления и решающего узла. 1 сточники информации, принятые во внимание гри экспертизе: 1. Гуревич В. 3. и пр. Импульсно-кодовая модуляция в многоканальной телефонной связи, М., "Связью, 1973, с.240.2, Патент ФРГ % 1142921 класс 21 а 49, 1963 (прототип),529565 ль Г, Тепл вая К остав Зол от овская 864 Подписноетета Совета Министров СССний и открытийская наб д. 4/5 аказ 5223/91 Тираж ЦНИИПИ Государственного ко по делам изобре 113035, Москва, Ж, РаушПроектная, 4 лиал ППП фПа Редактор Н. Данилович Техред О. Луго оррек