Устройство для ввода информации

(61) ополнительн 22) Заявлено 10.01,75 ,2 с присоединением заявки)1) Ъз Ь,Ы 6 Р 3/О Государственный ком Совета Министров С по делам изооретени открытий ет) Дата опублнкованн писания 2 2) Автор изобретени Максимов 1) Заявите) У ТРООБО Дс ББОгл И" УзМ,Ц,я к обчасти зобрете аь ывае неметрии и может ствах дпя передИзвестное у мации содержит шифратор, блоки пользоваться стройачи да тройст ных,о дпя в толь инфо г Ва,ъема ин о регистр автоно ввода, коммутатормного управления,и, выходной регистр Цель изобретения - расширить облаприменения устройства.Это достигается тем, что В устройствовведены блок памяти, делитель частоты, фор О мирователь, элементы совпадения и элементсборки, причем вход формирователя соединен с одним из входов делителя частоты и с одним из входов блока выбора каналов, выход которого подключен к другому входу 15 делителя частоты и к одним из входов первого и второго элементов совпадения, второй вход первого элемента совпадения соединеч с одним из выходов делителя частоты а другой выход -со вторым входом второго элемента совпадения, третий вход которого подключен и одному из выходов формирователя, а другой выход - к третьему входу первого элемента совпадения, выходы первого и второго элементов совпадения соединены со входами элемента сборки, выход которого сть ок оперативно емы сборки иОднако устро йствие и боль апа ы 11, меет низкое быстроичество оборудоваство е кол ия,вода но с таторчерезанап ов е двухтации этим Известно другое устройство для винфомации, содержашее последовательединенные блок синхронизации, коммупервый регистр и блок регистрации,ключ подключенный к блоку выбора ки второй регистр 21Однако возможность выбора информацив таком устройстве ограничена,Ограниченность возможностей опредептем, что программный блок выбора каналможет выделять информацию не болеелюбых из каналов первой ступени коммпричем через регистр в этом случае прохдит вся информация, передаваемая по пам, Для регистрации же частоьо.меть выборочн;ло информаиико из двух каналов, а из всегормации, поступающей на вход усподключен к одному из входов бпока памяти и к одному из Входов второго регистра,второй вход которого через ключ соединенсо вторым входом блока памяти, а выходблока памяти соединен со входом бпока синхронизации,На фиг. 1 показана схема устройства дпяввода информации, на фиг. 2 - временныедиаграммы, поясняющие его работу.Устройство дпя ввода информациее содер-жит информационный вход 1, входы 2, 3и 4 синхронизации, бпок 5 выбора каналов, делитель частоты 6, элементы совпадения 7 и 8, формирователь 9, эпементсборки 10, регистры 11 и 12, блок регистрации 13, ключ 14, блок памяти 15, блоксинхронизации 16 и коммутатор 17.Устройство работает следующим образом.Инфэрмационньее кОды поступают нв ВхОд1, а импульсы синхронизации - на входы2-4 устройства, На вход 2 поступают сигнапы тактовой частоты спедования информеционных кодов (см. фиг, 2, 1), на Вход 3маркер первой ступени кэммутации квнвпов(фиг. 2, У), е на вход 4 - маркер второйступени коммутации каналов.Во время работы устройства бпок 5 выбора канапов выделяет на своем выходестробы выбранных дпя регистрации каналов(стробы при вьедепене 1 и первого, втэээго,третьего и пятого каналов первой ступеникоммутации показаны яе фиг. 2, ) ) . Стрэбы каналов поступают на счетный вход делителя чвстотье 6 и первые входы эпеменговсовпадения 7 . 8 (временныс диаграммы работы делителя частоты 6 - см, фиг, 2, 1 е). фФазирование работы блока 5 выборе каналов и делителя частоты 6 осуществляетмаркер перьой ступени коммутации. Крометого, этот маркер воздействует на счетныйвход Формирователя 9 (временные диаграм- ффмы работы формирователя 9 - см, фиг. 2,У 1). Сигнаны выходов бпоков 6 и 9 находятся в противофазе (в и а.; 8 и 8 ). Взаимодействие Выходных сигнапов бпоков 5,6 и 9 обеспечивает выделение на выходеэлементов совпадения 7 и 8 соответственно стробов второго, пятого каналов и стообов первого третьего канадов (см, фиг. 2,И и У)ц).Делитель честоты делит стробы на чет- Эеный нечетньй, считая от маркере входе 3,а формироватепь чередует выдепение четных и нечетных стробов, Из временнныхдиаграмм видно, что информация дпярегистрации выбирается из четырех каналов первой Вбступени коммутации, К опичество выделяемых каналов второй ступени уменьшено вдва раза бпегэдвря работе формиооветеля,Распределенные во времени и по группамстробы выделенных каналов с выхода эпе- бО ментов совпадения 7 и 8 объединяются элементом сборки 10 (фиг. 2, 1 Х). Переднимфронтом каждого из объединенных стробовзаписывается в блок памяти 15 сигнал, фиксирующий факт выделения выбранного канала(фиг. 2, Х 1), а сами стробы стробируютвход регистра 11 для ввода информации(фиг. 2, Х).Наличие сигнапа на выходе блока регистрации 13 свидетельствует о готовности егок приему следующей информации. (фиг. 2,Х 11, попожительный сигнал). Сигнал готовности блока регистрации открывает ключ14, По сигналу задержанной тактовой частоты (фиг. 2, 1) через ключ 14 переводится информация из регистра 11 в регистр 12и считывается информация из блоков памяти15 в бпок синхронизации 16. Считанный изблока памяти сигнал является тактовым импульсом дпя блока синхронизации 16 (фиг, 2,Х).Отсутствие сигнала на выходе блока регистрации 13 свидетельствует о том, чтопроизводится регистрация предыдущей информации. Бо время 1 идет регистрация информации второго канала, во время т,2 - регистрация информации пятого канада, во время- первого канала, во время- третьего квнапа, Во время 1 - 14 ключ 14 закрыт, е информация регистра 11 и блокапамяти 15 хранится там до тех пор, покасовпадут сигнал готовности регистратора изадержанный тактовый импупьс,Применение в предпвгвемом устройствеблока памяти, делителя частоты, формирователя, эпементов совпадения и сборки сих соответствующими предмету изобретениясвязями по сравнению с известным устройствэд обеспечивает ввод информации для регистрации по сигнапу готовности блока регистрации, что сокращает дэ минимума потери времени между соседними регистрациями; ввод выборочной информации в блокрегистрации более чем двух, практическилюбого копичества каналов первой ступенисистемы с двухступенчатой коммутацией.Таким обрезом, предпагаемое устройстводпя ввода информации расширяет возможности выбора канадов высэкэинформетивных систем передачи данных. Форму па изобретенияУстройство дпя ввода информации, содержащее поспедоватепьно соединенные блок синхронизации, коммутатор, первый регистр и блок регистрации, через ключ подключенный к блоку выбора каналов, и второй регистр, о т и и ч а ю щ е е с я тем, что с цепью расширения области применения уст 529454ройства, в него введены блок памяти, делитель частоты, формирователь, элементы совпадения и элемент сборки, причем вход формирователя соединен с одним из входов делителя частоты и с одним из входов блокавыбора каналов, выход которого подключенк другому входу делителя частоты и к одним из входов первого и второго элементовсовпадения, второй вход первого элементасовпадения соединен с одним из выходовделителя частоты, а другой выход- со втсьрым входом второго элемента совпадения,третий вход которого подключен к одномуиз выходов формирователя, а другой выходк третьему входу первого элемента совпадения, выходы первого и второго элементовсовпадения соединены со входами элементасборки, выход которого подключен к одномуиз входов блока памяти и к одному из входов второго регистра, второй вход которогочерез ключ соединен со вторым входом блска памяти, а выход блока памяти соединенсо входом блока синхронизации.Источники информации, принятые во вни мание гри экспертизе:1. Авторское свидетельство СССР,248761, М, Кл, 606 У 3/00,02. 08,67,2. Авторское свидетельство СССР,230511, М, Кл. 606 7 3/02.илиад ППП "Патент, г. Ужгород, ул. Проектная 1 1 К ЛК 3 Кду 11ай 1 Тираж 86 И Государственногопо делам и 3035, Москва, Ж, Рау Подписноемитета Совета Министбретений и открытийская наб., д. 4/5