Распределитель импульсов

ОП ИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТИДЬСТВУ Союз Советских Социалистических Республик, С 06 х 1/О аявки-асудврственныи иамитетСовета Министров СССРоо делом изобретенийА, Грехнев и В. Т, Тряпицын 71) Заявитель 1 РЕДЕЛИТЕЛЬ ИМПУЛЬСОВ 54 трель изобретенройства,Изобретение относится к вычислитой технике и предназначено для распеления сигналов тактовой частоты посОвательно но ттт выходным шинам,ошение устлелагаемом распредели Иля этого в прле выходы всех схца матрицы соедиИ-НЕ первой групэтому столбцу; вьНЕ, кроме последматрицы соединеншей схемы И-НЕ Известен распределитель импульсов,содержащий матрицу схем И-НЕ, две группы схем И-НЕ и два кольцевых регистра, причем нулевой выход триггера в каждом регистре соединен с нулевым входомпредшествуюгцего триггера; нулевой выход каждого триггера первого регистрасоединен с входом соответствующей схемы И-НЕ первой группы, а выход этойсхемы соединен с входами схем И-НЕ соответствующего столбца матрицы, выходыкоторых соединены с единичным входомпоследующего триггера этого регистра;нулевой выход каждого триггера второгорегистра соединен с входом соответствующей схемы И-НЕ второй группы, другойвход ко 1 торой соединен с единичным входом предшествующего триггера, а выходс входами схем И-НЕ соответствующейстрок н м ат рицы,ход послпервой теи с схемы эт И-НЕ, кр лбца матр о вход о с тро ш Илед От(б) Зависимое от (22) Заявлено 24 с присоединени (32)Приоритет (43) Онубликов (45) Дата опуб ем И-НЕ каждого стол ены с входами схемыпы, соответствующейход каждой схемы Ией, первого столбца с входом предшествуютого же столбца, а вымы И-НЕ - с входомго столбца; вход каждой е последней, последнеы соединен с входом последующей схемы этого столбца, а последней схемы И-НЕ - с входом п схемы этого столбца; выход каждой мы И-НЕ, кроме первой, в каждой с О матрицы соединен с входом последуюсхемы И-НЕ, а выход первой схемы НЕ - с соответствующим входом пос ней схемы И-НЕ той же строки; вход распределителя Такт" соединен с со И ветствуюшими входами схем И-НЕ мрицы, выходы которых соединены с выходными шинами распределителя.На. иртеже изображена схема предлагаемого распределителя.Устройство содержит триггеры 1, 2 и 3 управления строками матрицы; триггеры 4, 5 и 6 управления столбцами матрицы; группу схем И-НЕ 7, .8 и 9 уп равления строками матрицы; группу схем И-НЕ 10, 11 и 12 управления столбцами 1матрицы; матрицу схем И-НЕ 13-21; выходные шины 22-30 матрицы, шину 31 "Такт".На чертеже приведена схема распределителя с числом разрядов в каждом реги:стре, равном 3, Каждый элемент матрицы , производит сдвиг единицы в первом региитре на один разряд, а набор элементов одной строки матрицы обеспечивает циклический сдвиг единицы в первом регистре, крайний левый элемент И-НЕ каждой строки матрицы производит, кроме того, сдвиг единицы на один разряд во втором регистре, В начальный момент времени триггеры 1 и 6 устанавливаются в положение "единица". Остальные триггеры находятся в состоянии "нуль". Так как в начальный момент времени входной сигналЧподаваемый на шину 31, отсутствует, т.,е, равен логическому нулю,. на выходе схем И-НЕ 13-2 1 будет логическая единица, следо-вательно, на выходе схем И-.НЕ 8-12 бу-дет логический нуль, а на выходе схемы И-НЕ 7 и 11 - логическая единица. Сприходом входного сигнала на выходе схемы И-НЕ 14 появляется сигнал, соответствующий логическому нулю, который устанавливает триггер 5 в состояние "единица", т. е, на нулевом выходе триггера 5 появляется сигна, равный логическому нулю,1 который устанавливает триггер 6 в состоя-, ние нуль, Так как выход схемы И-НЕ 14, кроме того, заведен на схемы И-НЕ 13 и 11, то на выходах схем И-НЕ 13 и 1 1 логический нуль не появится, хотя триггеры 5 и 6 изменили свое состояние, Действительно, сигнал со схемы И-НЕ 14 поступает на схемы И-НЕ 13 и 11 раньше, чем изменение значения сигналов с выходов триггеров 5 и 6, Таким образом,1на шине 23 будет сигнал который может быть направлен по одной иза выходных шин, После окончания действия входного сигнала на выходах схем И-НЕ 13-21 снова будет логическая единица, на выхо.дах схем И-НЕ 8, 9, 11 и 12 - логиче:,ский нуль, а на выходах схем И-НЕ 7 и 10 - логическая единица. С приходом следующего входного сигнала 7 логический нуль появляется на выходе схемы И-НЕ .13, который устанавливает триггеры 2 и 5 4 в положение единица" и который с выхода шины 22 может быть направлен по :следующей из щ: выходных,шин, при атом триггеры 1, и 5 сигналами ,с нулевых вы.ходов триггеров 2 и. 4.устанавливаются 19 в состояние "нуль". Наличие связей с вы,хода схемы И-НЕ 13 на входы схемы ИНЕ 7, 16, 10, 15.и 18 препятствует по явлению. на выходах этих схем логическо, го нуля. С приходом следующего входного 15 сигналафС логический нуль появляется навыходе схемы И-НЕ 18, который с выхо да шины 27 может быть направлен по следующей избвыходных шин и который устанавливает триггер 6 в состояние еди- М ница". Нулевой выход триггера 6 устанавливает триггер 4 в состояние фнульф, С приходом следующего входного сигнала логический нуль появляется на выходесхемы И-НЕ 17, который с шины 26 можа Ибыть распределен по следующей из% выходных шин. Аналогичным образом входной сигнал ф 7 будет распределен по остальным выходным. шинам, при этом за один цикл сдвига единицы в регистре триггеров управ 0 ления столбцами матрицы единица в регистреУуправления строками матрицы сдвигается , на один разряд,В общем случае число регистров уст ройства и число разрядов в каждом регистре может быть любым, при этом не обязательно, чтобы число разрядов в одном регистре равнялось числу разрядов в другом регист 1.,е.Предмет изобретенияРаспределитель импульсов содержащийматрицу схем И-НЕ, две группы схем ИНЕ и два кольцевых регистра, причем нулевой выход триггера в каждом регистресоединен с нулевым входом предшествующего триггера; нулевой выход каждого ;50триггера первого регистра соединен свходом соответствующей схемы И-НЬ перЧвой группы, а выход этой схемы соединенс входами схем И-НЕ соответствующегостолбца матрицы, выходы которых соединены с единичным входом последующего Ы)триггера этого регистра; нулевой выходкаждого триггера второго регистра соединен с входом соответствующей схемы И-НЕ,6второй группы, другой вход которой соеди- ,каждой схемы И-НЕ, кроме последней, понен с единичным входом предшествующего следнего столбца матрицы соединен с вхо триггера, а выход с входами схем И-НЕ дом последующей схемы этого столбца, а соответствующей строки матрицы, о т -вход последней схемы И-НЕ - с входом л и ч а ю щ и й с я тем, что, с целью 5 первой схемы этого столбца; выход кал- упрощения распределителя, выходы всех,дой схемы И-НЕ, кроме первой, в крой схем И-БЕ каждого, столбца матрицы соеди- строке матрицы соединен с входом посленены с входами схем И-НЕ первой группы, дующей схемы И-НЕ, а выход первой схесоответствующей этому столбцу; выход ,мы И-НЕ - с соответствующим входом каждой схемы И-НЕ, кроме последней,пер Опоследней схемы И-НЕ той же строки; вого столбца матрицы соединен с входом вход распределителя "Такт соединен ссопредшествующей схемы И-НЕ того же стол 5 г ответствующими входами схем И-НЕ мат;ца, а выход последней схемы И-НЕ - срицы, выходы которых соединены с выход- входом первой схемы этого столбца, вход-ными шинами распределителя,