Устройство для выбора среднего по величине двоичного числа

(54) устройство для выворл среднего по величине ДВОИЧНОГОЧИСЛА1Изобретение относится к области автоматики и вычислительной техники и может найти применение в резервированных цифровых системах автоматического управления.Известно устройство для выбора достоверной информации из синхронно поступающих на обработку двоичных кодов, содержащее мажоритарный элемент, триггеры выдачи единиц и триггеры выдачи нулей, управляемые схемами "И анализа единиц и схемами "И" анализа нулей.Недостатком известного устройства является невозможность обработки несинхронной информации и аппаратурная избыточность при подключении его к синхронизирующему устройству.Целью изобретении является упрощение схемы и расширение функциональных возможностей.Для этого в предложенном устройстве единичные и нулевые выходы входных трит- геров соединены со вторыми входами соотг. ветствующих схем "И" анализа единиц и .нулей, нулевые входы - с единичными выходыми триггеров выдачи нулей, а единичные входы - с единичными выходами триггеров выдачи. единиц, причем третьи входы схем "И анализа нулей и единиц подключены к шине синхронизации.Эта позволяет получать достовернуюинформацию из несинхронно поступающихдвоичных кодов,На чертеже представлена функциональная схема описываемого устройства,Схема содержит мажоритарный элемент1, . схему "И" анализа нулей 2 инвертор 3, схему фи" анализа единиц 4, тригсгеры выдачи нулей 5, триггеры выдачиц единиц 6, шину 7 начальной установки,входные триггеры 8, шину подготовки приема информации 9, шину синхронизации 10,входные шины 11 и выход 12.Устройство работает следующим обра 20 зом,На входы 11 поступают сигналы от каналов резервированного устройства последовательным двоичным кодом, начиная состарших разрядов. Для определенности буя дем считать, что единице в разряде кодасоотвелствует высокий потенциал, в нулю - низкий, В.исходном состоянии после подачи сигнала по шинам 7 и 9 нулевые выходы триггеров 5, 6 и 8 имеют высокий .потенциал, а единичные - низкий. Асинхронно принятая информация запоминается нв триггерах 8, о которых поступает иа межоритный элемент 1 и схемы "И" 2 и 4, Через время, определяемое максимвльгной рассинхронизацией каналов и включением триггеров 8, по шине сийхронизации 10 подается тактирующий сигнал, по которому происходит излеение состояний триггеров 5 выдачи нулей и триггеров 6 выдачи единиц, Съем информации с мажои .и.гарного элемента 1 производится в лолет появления сигнала нв шине 10.Дальнейшую работу устройства рассмот-, рим на примере подачи на его входы произвольньх чисел. Предположил, что на левый (по схеме) вход 11 устройства по дается число 1011, на средний - число 1000, а на правый - число 0111. При подаче на входы 11 старших разрядов приведенных чисел единицы звполиаются на левом и среднем (по схеме) триггерах 8, с которых поступают на соответствующие входы мажоритарного элемента 1 и на соответствуюшие схемы мИ" 4, в результате чего на выходе мажоритарного элемента 1 формируется единица, которая поступает на схемы "Иф 2 и ннвертор 3. На выходе инвертора 3 формирур ется низкий потенциал, который запрещает срабатывание схем "И" 4, Левая ц средняя схемы "И" 2 закрыты низким сигналом с нулевых выходов триггеров 8, а правая схема "ИУ 2 подотовлена к срабатыванию. При поступлении сигнала но шине 10 срабатывает правая схела "И" 2, которая устанавливает правый триггер выдачи нулей 5 в единичное состояне. Так как сигнал по шине 7 поступает один рвз при установке устройства в исходное состояние перед релол 1 данного числа, то правый триггер 5 будет аходнг.сн в единичном состочнии нв все вреля прнела числа. Единичное состояние правоо триггера 5 выдачи нулей оезус; ловце удерживает правый входной тргге 8 в нулевом состоянии. В дальнейшем, независимо от того, как 1 фррлация будет поступать по правому входу 11 правый трипгер 8 будет нахиод 1 ться в нул- вом состоянии и с единчого выхода его будет выдаваться низкий потенциал, который остунает на правый вход мажоритар 4 ного элемента 1 и запрещает срабатыва- ние правой схемы "Итх 4.Единичное состояние правого триггера5 выдачи нулей соответствует поступлению минимального числа по правому входу 11, После поступления сигнала по шине 10 поступает сигнал по шине 9 и подготявливает входные триггеры 8 к приему очередной цифры числа, Вслед за старшим 10 разрядом числа на входы 11 устройства ф поступает следуюший разряд числа (в данном случае соответствующий нулюво .всех разрядах). При этом состояние три- еров 5 выдачи нулей и триггеров 6 И выдачи единиц не изменится. Далее в предварительно подготовленные сигналом по шине 9,триггеры 8 поступает третья цифра. После срабатывания левого триггера на левом входе мажоритарного элемента 1 присутствует единичный сигнал, в насреднем и правом - нулевые сигналы, Нввыходе мажоритарного элемента 1 формируется нулевой сигнал, который запрещаетсрабатывание схем "И" 2, и черен инвертор3 подготавливает к срабатыванию схемыИ" 4. Но разрешение на срабатываниесхемы "И," 4 по другому входу поступаеттолько на левую схему "И" 4 от единичного плеча левого триггера 8. С прнхо 20 б 30 дом сигнала по шине 10 срабатывает только левая схема "И" 4 и устанавливает левый триггер выдачи единиц 6 в единичное состояние, который в дадьнейшем будетбезусловно, удерживать левый входной триггер 8 в едниом состоянии независимо от вида информации, которая поступит но левому входу 11, Единичное состояние девого триггера 6 выдачи единиц соответствует поступлению максимального числа цо 40, неволу входу 11, В дальнейшем на выходе Мажоритарного элемента 1 будут формиро;ваться сигналы, соответствуюшие ностунаюшм по среднему входу 11 числу 1000, lкоторое является средним по велише, т. е, 45 01 1 1( 10004 101 1.Таким образом, устройство позволяет восстанавливать истинную информацию вканалах резервированного устройства. Предмет изобретения Устройство для выбора среднего но не,;:личине двоичного числа, содержащее входобные трштеры, единичные выход которых соединены с соответствующими входами мажоритарного элелета, выход которгн о :связан непосредственно с первыльц входа5ми схем "И анализа нулей н через инвертор - с первыми входами схем Иф анализа единиц, и триггеры выдачи единиц и нулей, единичные входы которых соединены с выходами соответствующих схем "И" анализа единиц и нулей, о т л и ч а ющ е е с я тем, что, с целью упрощения устройства и расширения функциональных возможностей, в нем единичные и нулевые 6выходы входных триггеров соединены со вторыми входами соответствующих схем "Иф анализа единиц и нулей, нулевые входы - с единичными выходами триггеров выдачи нулей, а единичные входы - с еди ничнымн выходами триггеров выдачи единиц, причем третьи входы схем Иф ана лиза нулей и единиц подключены к щине ,синхронизации.447 ( 14 Составитель В.Денисов Техред И,Карандашова Корректор А,С гепанова Редактор А,Бер Изд. М Щ Предппиятие Патент, Москва, Г, Бережковская наб., 24 Заказ а 4 РО Тираж 624 ПодписноеоЦНИИПИ осударствеыного комитета Совета Министров СССРпо делам изобретений и открытийМосква, 13035, Раушская наб 4