Запоминающее устройствоцп•t-li

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 11 419982 Союз Советских Социалистических Республик(22) Заявлено 07.71 (21) 1681459/18-2 с прцсоел 1 еццсх заявки Государственный комитетСовета Министров СССРпо делам изобретенийи открытий 32) Приорите публиковано.03.74. Бюллетень М 10 Дата опубликования описания 12.08.74(71) Заявитель К, Г. Самофалов, Я. В. Мартынюк и Т. В, Груц Киевский ордена Ленина Политехнический институт имени 50-летия Великой Октябрьской социалистической революции4) ЗАПОМИНАЮЩЕЕ УСТРОЙСТ Изобретение относится к области запоминающих устройств.Известно запоминающее устройство (ЗУ),содержащее регистр адреса, соединенный со входами перестраиваемого дешифратора, вы ходы которого соединены с управляющими входами адресных ключей, другие входы которых объединены и подключены через общие адресные ключи к источникам цапряжеция поляризации и считывания, дополнительный 10 общий адресный ключ, подсоединенный к одному источнику напряжения частичной поляризации, матрицу запомвнаОщих пьезотрацсформаторов, адресные шины которых подключены к выходам адресных ключей, экраииру ющие шипы - к выходам разрядных ключей, входы которых объедицены и соединены через общие разрядные ключи соответственно с источником напряжения поляризации и другим источником напряжения частичной полярцза ции, разрядные шины - ко входам лпффсрецциоцальш х усилителей считывания.Предложенное ЗУ отличается от известного тем, что содержит вспомогательный общий адресный ключ, вход которого подсоединен ко 25 входач адресных ключей, а выход - к выходу дополнительного общего адресного ключа и через резисторы - к адресным шинам.ЭТИ ОТЛИЧИЯ ПОЗВОЛЯОТ СНИЗИТЬ ЫОП 1 ЦОСЬ, потребляемую устройством. 30 2На чертеже изображена блок-схема устройства.Устройство содержит блок 1 управления цо адресу, м 1 трицх 2 запомиаОщцхлосцых пьсзотрацсформаторов, блок 3 управления по разряду и блок 4 усилителей считывания.Блок 1 управления по адресу содержит регистр 5 адреса, перестрацваемыц дешифратор 6 с прелставлецнем выходных переменных в системе высоких и Изкцх потенциалов, выходы которого соелшецы с управляюними входами составных адресных ключей 7. Кажлый из составных адресным ключей состоит из ключа 8, через который адресные шины 9 х 111- рицы 2 соелицецы с цпшой нулевого поепциала, и из ключа 10, через который адресные шины 9 подключены к шц 1 е 11 управляющх напряжений. Шина 11 через общий адресный ключ 12 сослпцеца с источником цапряжсцця считывания - К, (клемма 13) и через другой общий адресный ключ 14 соединена с источником 1 апряженця поляризации - Ь (клемма 15). Клеммы 16 и 17 являются управляющими вхоламц соответственно клО 1 е 12 и 14. Кроме того, управляющие входы запрета алресных ключец 10 соединены с шиной 18 Запрет. Адресные шины 9 через резисторы 19 подключены к выходу дополнительного общего адресного кл 1 оч 11 20, вход которого(клемма 21) соединен с источником напряжения частичноЙ поляризации - 0 р з, составляющего одну треть напряжения поляризации. Клемма 22 является управляющим входом ключа 20. Выход ключа 20 через вспомогательный общий адресный ключ 23 соединен с шиной управляющих напряжений 11, т. е. с входами адресных ключей 7, Клемма 24 является управляющим входом ключа 23. В матриц 2 входные электроды 25 широкополосных запоминающих пьезотрансформаторов 26 (запоминающих элементов) соединены с адресными шинами 9. Экрапирующие электроды 27 пьезотрансформаторов обьединены по разрядам в экранирующие шины 28. Выходные электроды 29 и 30 (по два на каждый разряд) пьезотрансформаторов объединены в разрядные шины 31 и 32, которые соединены с входами дифференциальных усилителей считывания 33 блока 4. Пьезокерамические пластины 34 генераторной секции пьезотрансформаторов имеют жесткую поляризацию, противоположного направления,под выходными электродами 29 и 30. Пластина 35 секции возбуждения может иметь различную поляризацию, направление ее определено записанной информацией. Экранирующие шипы 28 подключены к выходам составных разрядных ключей 36, каждый из которых состоит из двух ключей: ключа 37, через который экранирующие шины соединены с шиной нулевого,потенциала, и ключа 38, через который экранирующие шины соединены с шиной напряжений 39. Управляющие входы разрядных ключей соединены с входами регистра числа 40. Шина 39 соединена через один ключ 41 с источником напряжения поляризации - Ь(клемма 42) и через второй ключ 43 с источником напря 2жения частичной поляризации -- Ь (клем 3ма 44), составляющего две третьих напряжения поляризации. Клеммы 45 и 46 являются управляющими входами соответственно ключей 41 и 43.Запись информации,по данному адресу производится с предварительной подготовкой элементов, при этом ранее записанная информация стирается, что производится следующим образом. Все разряды регистра 40 устанавливаются в О, и потенциалы на выходных шинах регистра открывают ключи 38 и закрывают ключи 37. Дешифратор адреса перестраивается в состояние с представлением выходных переменных в системе низких потенциалов. При этом в исходном режиме положительным потенциалом на всех выходных шинах дешифратора ключи 8 закрыты, закрыты и ключи 10 положительным потенциалом на шине 18 Запрет, По сигналу стирания потенциал на выходной шине дешифратора, соответствующий коду в регистре адреса 5, снижается до нуля, на остальных шинах потенциал остается высоким, вследствие чего открывается только ключ 8 выбранного адреса и соответствую 5 10 15 20 25 30 35 40 45 50 55 60 65 гцая адресная шина 9 подключается к шине нулевого потенциала. Одновременно сигналы стирания поступают на управляющие входы 17, 24, 45 соответственно ключей 14, 23, 41. К экрапирующим шинам через ключи 38 и к адресным шинам через резисторы 19, за исключением выбранной адресной шины, прикладывается напряжение - Ц. В выбранном адресе напряжение - Ьр к шине 9 не прикладывается, так как соответствующий ключ 8 открыт и эта шина подключена к шине нулевого потенциала. Таким образом, к электродам 27 и 25 пьезотрансформаторов только выбранного адреса прикладывается разница напряжения - Ьр. Под действием этого напряжения поляризация пластин 35 принимает направление, соответствующее значению О, т, е. стирается ранее записанная информация и данный адрес подготавливается к записи нового числа. Записываемое число принимается в регистр 40. При этом под действием потенциалов на выходных шинах регистра экранирующие шины 28, соответствующие тем разрядам регистра, которые находятся в 1, подключаются через ключи 37 к шине нулевого потенциала, а экранирующие шины, соответствующие тем разрядам регистра, которые находятся в состоянии 0 подключаются через ключи 38 к шине 39, Дешифратор адреса перестраивается в состояние с представлением выходных переменных в системе высоких потенциалов, В исходном состоянии нулевым потенциалом на всех выходных шинах дешифратора ключи 10 закрыты. Снижением до нуля напряжения смещения - Усм (на чертеже не показано) закрываются и ключи 8 всех адресов. По сигналу записи положительный импульс напряжения на выходной шине дешифратора, соответствующей коду адреса в регистре 5, открывает выбранный ключ 10, Одновременно с этим сигналы записи, прикладываются к управляющим входам 17, 22, 46 ключей, и ключи 14, 20, 43 открываются. При этом к выбранной адресной шине 9 через открытый ключ 10 прикладывается напряжение - Ур, к невыбранным адресным шинам через резисторы 19 прикладывается напряжение - 1- Ур. К экранирующим шинам 28, которые 3подключены к шине 39,через ключи 38, открытые согласно коду регистра числа 40, при 2кладывается напряжение -- Ур, остальные3экранирующие шины через открытые ключи 37 подключены к шине нулевого потенциала. Вследствие этого к электродам 27, 25 элементов невыбранных адресов приложено напря 1 1 - .жение + - У или -- /р, к электродам эле 3 3ментов выбранного адреса, в которые записы 1 ваются нули приложено напряжение + - 43и к электродам элементов, в которые записываются единицы, приложено напряжение + Ур. При действием напряжения + Ур изменяется направление поляризации пластин 35 соответствующих элементов, т. е. происходит запись 1. Для изменения поляризации плас 1тин 32 напряжения - Унедостаточно, поэтому разрушения информации в невыбрапных адресах и записи ложной информации в выбранном адресе не происходит, Таким образом после стирания предыдущей информации и записи новой пьезокерамические пластины 35 элементов выбранного адреса поляризованы в направлениях, которые соответвуют записываемому числу.В режиме считывания информации все разряды регистра 40 находятся в состоянии 1, ключи 37 открыты и экранирующие шины подключены к шине нулевого потенциала. Дешифратор 6 находится в состоянии, при котором выходные переменные дешифратора представлены в системе высоких потенциалов. При этом в исходном состоянии ключи 10 закрыты, а ключи 8 открыты, вследствие чего адресные шины 9 подключены к шине нулевого потенциала. К шине 11 через открытый ключ 12 приложено постоянное напряжения - Усч. По сигналу чтения короткий положительный импульс с соответствующего выхода дешифратора прикладывается к управляющему входу выбранного адресного ключа. При этом ключ 8 закрывается, ключ 10 открывается и во время действия импульса с выхода дешифратора к адресной шинеприкладывается напряжение - Ь,. Импульс напряжения, приложенный к адресной шине, вызывает импульсную деформацию пластины 35 элементов,данного адреса и одновременно с этим импульсную деформацию пластины 34, причем направление этой деформации зависит от направления поляризации пластины 35, т. е. от записанной информации. При этом на разрядных шинах 31 и 32 появляются разнополярные сигналы, так как участки пьезокерамики лод электродами 29 и 30 поляризованы встречно, причем полярность выходных сигналов определяется направлением механической деформации пластины 32, т. е. записанной ин формацией. Эти сигналы поступают на входыразрядных усилителей считывания, и та выходах усилителей, появляются импульсы, полярность которых однозначно связана с записанной информации. Данное устройство до пускает многократное считывание, причемсчитывание является неразрушающим, благодаря чему подобное устройство целесообразно использовать в качестве полупостоянного заломинаюгцего устройства.15Предмет изобретеии я20 Запоминающее устройство, содержащее регистр адреса, соединенный со входами, перестраиваемого дешифратора, выходы которого соединены с управляющими входами адресных ключей, другие входы которых объедине ны и подключены через общие адресные ключи к источникам напряжения поляризации и считывания, дополнительный общий адресный ключ, подсоединенный к одному источнику напряжения частичной поляризации, матрицу 30 запоминающих пьезотрансформаторов, адресные шины которых подключены к выходам адресных ключей, экранирующие шины - к выходам разрядных ключей, входы которых объединены и соединены через общие разряд тые ключи соответственно с источником напряжения поляризации и другим источником напряжения частичной поляризации, разрядные шины - ко входам дифференциальных усилителей считывания, о т л и ч а ю щ е е с я 40 тем, что, с целью снижения потребляемоймощности, оно содержит вспомогательный общий адресньш ключ, вход которого подсоединен ко входам адресных ключей, а выход - к выходу пололптельного общего адресного 45 ключа и через резисторы - к адресным ши- намСоставитель В. РудаковРедактор Н, Беляевская Техред Л. Богданова Корректор О. УсовЗаказ 1915/16 Изд. И 1362 Тираж 591 ПодписноеЦИИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытийМосква, Ж.35, Раушская наб., д. 4/5Типография, пр. Сапунова, 2