415664

О П И-.С А" Н И Е ИЗОБРЕТЕНИЯ 415664 Союз Советских Социалистичеавх РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ т. свидетельства,е ависимое Заявлено 07.Н 1.1972 ( 1795580/18-24)с присоединением заявки М Ч. Кл, б 061 15,сударстееиный комитетавета ЛЬнкстров СССРаа делам изобретеайи открытий ПриоритетОпубл иков а УДК 681.3.058(088.8 15.1.1974. Бюллетень М а опубликования описания 20 Л 1.1974 Автор зобретени Б. П. Каси 5 Вител АСТОТНО-ИМПУЛЬСНЫЙ фУНКЦИОНАЛЬН ПРЕОБРАЗОВАТЕЛЬУстройство относится к области кодирования и преобразования информации,Известен частотно-импульсный функциональный преобразователь, содержащий делитель частоты входных импульсов, запоминающее устройство, управляющие входы которого через дешифратор кодов подключены к соответствующим выходам счетчика участков аппроксимации, вход которого через счетчик приращений подключен ко входу устройства. Известный функциональный преобразователь отрабатывает кусочно-линейные функции, длина участков аппроксимации которых может быть выбрана только численно равной некоторой степени числа 2, что может приводить к ухудшению точности аппроксимации, так как расчетная оптимальная длина участков аппроксимации может значительно отличаться от чисел, вида 2".Целью изобретения является повышение точности аппроксимации путем реализации кусочно-линейных функций с любой целочисленной длиной участков аппроксимации.Для этого в предложенном частотно-импульсном функциональном преобразователе управляемый делитель частоты содержит двоичный счетчик импульсов с включенной ня счетном входе схемой запрета, и две группы вентилей, управляемые входы которых подключены к нулевым выходам разрядов счетчика, я управляющие входы подключены к соответствующим регистрам запоминающего устройства, выходы одной группы вентилей подключены ко входу запрещения схемы зя претя, я выходы другой группы -- к выходу;елиел частоты, причем выход делителя частоты сосди 11 сп с дополнптстьным удвоителем частоты и вентилем, управля 1 ощнй вход которого черсз ингсртор подключен к другому вхо ду удвоитсля частоты и соответству 1 ощемуразряду запоминающего устройства, а выходы удвонтеля и вентиля подключены к выходной схеме ИЛИ устройства, третий вход которой соединен со вторым дополнительным вен тилем, управляющий вход которого подключен к соответствующему разряду запоминающего устройства, я управляемый вход подключен к счетному входу счетчцкя участков 1 ппроксим 110 и 1 вьходам допол 1 Итслы 1 ОИ 20 группы вентилей, уч 1 рявляющие входы которых через дополнительный дешифратор подключены к запомина 1 ощему устройству, а управляемые входы подключены к единичным выходам разрядов счетчика делителя частоты, 25 На чертеже показана блок-схема предложенного преобразователя.Преобразователь содержит делитель 1 частоты входных импульсов; счетчик 2 участков аппроксимации, дешифратор 3 кодов, зяпо.30 миняющсс устройство 4, децифртор 5 кодов,10 20 25 65 3группу вентилей 6, инвертор 7 и вентиль 8. Управляемый делитель 1 содержит схему 9 за - прета, двоичный счетчик 10, выполненный на триггерах, две группы вентилей 11 и 12, вентиль 13, удвоитель 14 частоты и схему 15 ИЛИ.Работает преобразователь следующим образом.Двоичный счетчик 10, схема запрета 9 и группа вентилей 11 управляемого делителя 1 совместно представляют управляемый делитель с коэффициентами деленич, заданными неправильной двоичной дробью.1.с. К= , (2,Р = 2-+ У,1, г (д+1,где К, - коэффициент деления управляемогоделителя;Р - число, представленное -разряднымдвоичным кодом;у - число, находящееся после запятой;д - число разрядов счетчика 10. При подаче ца вход устройства импульсов частоты у, средняя частота повторения импульсов на входе счетчика 10 будет равнах 2Р = у - Р,причем, число разрядов счетчика 10, у ис вующих в процессе реализации коэффициента деления Ксь равно числу значац;пх разрцдо в дробной части коэффициента К., и в обць.м случае равно числу г - 1 для г разрядного нечетного числа Р.Двоичный счетчик 10 и группа вентилей 12 совместно представляют двоичный умножитель с коэффициентами умноженияК= (1,1 . з ,у - -У1, .2 - 1 где Я - число, представленное з - разрядным двоичным кодом на управляющих входах вентилей 11. Для правильной работы управляемого делителя 1 коэффициент умножения Ку устанавливается равным2з-г - 1,где г - число разрядов числа Р,з - число разрядов числа Я.На вход счетчика 10 поступают импульсы с частотой повторения Р . Следовачсльцо, средняя частота поступлеция импульсс.в с объединенных выходов вентилей 12 будет равна 30 35 40 45 50 55 60 4В общем случае при реализации г-разрядного коэффициента Ки, счедовательно, (г - 1)- разрядного коэффициента К,. после прихода ца вход делителя 1 Р импульсов на счетный вход счетчика 10 поступит 2" -импульсов, на выходе (г - 1)-го разряда счетчика появится импульс переполнения (г - 1) младших разрядов счетчика, а с объединенных выходов вентилей 12 на управ,чяемые входы вентиля 13 и удвоителя 14 частоты поступит Я импульсов.При реализации заданной функци для каждого участка аппроксимации определяются значения коэффицненчов К, и К,.О;- КЯ, -) 1 г Ю 1з г - 1 д,причем, в случае, когда з = , коэффициентумножения устанавливается равным1(у -ф для четных значений Я;, или Я; - 1 2 г - 1для нечетных значений Я,.Коэффициенты К,. и К,. предс. авля:отся в двоичной форме, т. е. в рорме правильной и неправильной двоичных дробей соочветствешю. Единица целой части коэффициента К,. отбрасывается и в запоминающее устройсчво 4 вводятся двоичные коды чисел К и А, - 1. 1(роме ого в запоминающее устройство 4 вводится дополничельцая информация, представлсппая двоичными кодами и определяющая число г - 1, соотношение числа разрядов двоичных кодов чисел Р; и Я, и код в младшем разряде числа Я, (признак четности числа Я.;), Разрядная сетка запоминающего устройства заполняется в следующем порядке:- в разряде с порядковым номером 0 записывается код числа 1 при равенстве числа разрядов чисел Р и Я;- в разряде с порядко:ым номером 1 записывается код числа 1 прц нечетном зmачециm Я и наличии равенства =,ч;- в разряде с порядковыми номерами 2 - ; су+ 1 записывается двоичный код коэффициента К,.;- в разрядах с порядковыми номерами су + 2 - : 2 д + 1 записывается двоичньй код числа- 1;- в разрядах с порядкогыми номерами 2 су+ 2 - ; - Зд+ 1 заппсывае.ся дгоичный код числа К., - 1. Перед началом отработки заданной функции счетчик 2 участков аппроксимации будет на ходится в исходном состоянии, вследствие че. го с выходов 0 - :Зд+ 1 выдачи кодов запоминающего устройства 4 будут поступать по 4156645 ю 15 0: К 20- р а или тецциальцые сигналы, соответствующие кодам чисел Ку, и К, - 1, коду числа г - 1 и коды, определяющие соотношение числа разрядов чисел Р и Я и четность числа Я. Состояние делителя, содержащего счетчик 10, схему 9 запрета и вентили 11 и 12 будет соответствовать коэффициенту деленияК ЯККОтработка функции начинается с момента поступления первого импульса частоты Рнезависимой переменной на вход х управляемого делителя. Число импульсов, поступающих с объединенных выходов вентилей 12 при отработке первого участка аппроксимации равноу = К,Р 4.оР,В момент времени= г = - ця вход устройства пройдет Р, импульсов, а на счетный вход счетчика управляемого делителя - 2 -импульсов, вследствие чего - 1 младших разрядов счетчика переполняется, и с единичного выхода триггера с порядковым номером- 1 на вход следующего разряда поступяег импульс. Этот же импульс через открытый вентиль 6, включенный на выходе- 1)-га триггера счетчика 10, поступает ца счетный вход счетчика 2 участков аппроксимациц и и управляемый вход вентиля 8. В течение врсмецного интервала 1 = 1 с объединенных выходов вентилей 12 ца управляемые входь 1 вентиля 13 и удваителя частоты 14 пройдет Ду = 2 -К, импульсов, в частности,Ду=. ду, = Я, при 3-( - 1 Ду = при=-з и четном ЯЬг или-Ду = при = з и нечетном Я,2 Количество импульсов, пос 1 упивших ца выход устройства, зависит от состояний вентилей 8 и 13 и удвоителя 14. Состояния этих функциональных элементов определяются соотношением числа разрядов чисел Р, и Я и кодом г, младшем разряде числа О и, следовательно, кодами, поступающими с выходов 0 и 1 запоминающего устройства. На выход устройства с выходов вентилей 12 импульсы поступают через открытый вентиль 13 при я ( - 1 или через включенный удвоитель 14 при з = , тому же при нечетных значениях О ца выход удвоителя и далее ца выход устройства прой дет Я - 1 иПульсов, с которыми суммируе,- ся импульс, поступающий на выход устройства с выхода открытого вениля 8. Очевидно, что при любом соотношении числа разрядаз чисел Р, и Я четных и нечетных значениях 1, в течение времени отработки первого учасзк 30 35 40 45 50 55 60 65 яппроксцмацип ца выход устройства пройдет Я импульсов.Процесс отработки второго ц последующих участков аппроксимации происходит аналогично процессу отработки первого участка, причем импульс, поступающий на вход счетчика участков, определяет конец отработки предыдущего участка и начало отработки последуюц 1 его участка, С измецецпсм состояния счетчика участков на выходах выдачи кодов запоминаюцего устройства появляютсл сигналы, соответстю юп;,ие заданным коэффициентам деления управляемого делителя 1.В целом преобразователь, содержащий дразрядц лй управляемый делитель, позволяет реализовть кусо по-линейные фуцкц 1:и с угловыми коэффициентами и длпцями участков яппроксимап 1 ш Г 1 рсдмст изобретения Частотно-пх 1 пульсный фуцкц.ОпалыЫй преОбразаг 1 тсль, садсрж 31 ций делитель часОты входных импульсов, запо;и цяющсс устройство, управляющие входы которого через дешифратор кодов подключены к соответствующим вь ход 1 счсчц к 1 чса япц)аксимяциц, а т: и ч 3 О щ и й с,1е.ч, чО, с целна павы- Ц 1 ЕИЯ ЯОЧЦОС 1 Ц ЯПЦРОКСИМЦИИ, УЦРЯВ 1 СМЫ 1 делитель часто-,ы содержит двоичный счетчик импульсов с включенной на счетном входе схемой запрета и две группы вентилей, управляемые входы которых подключены к нулевым выходам разрядов счетчика, а управляющие вод подключены к соответствующим регпстрам запомицаощего устройства, выходы одной группы вентилей подключены ко входу запрещеция схемы запретя, а выходы другой группы - к выходу делителя частоты, причем выход делителя частоты соеди 1 ец с дополнительным удвоителем частоты и вентилем, управляюшии вход котоааго через гц вертор подключен к другому входу удвоителя чстоты ц соответствуюп,ему разряду зяпомпцающега устройства, а выходы удвоцтелл ц всцтцл. подключены к выходной схеме НЛИ, устройства, треИй вхо, которой саедпцец со вторым дополнительным ве 1 пцлем, упрявллащий вход которого подключен к соответствующему разряду запоминающего устройства, я упрявллемый вход подключен к счетному входу счетчика учяс 1 хавппраксимяции и выходм дополцителы 1 ай гргп вс 11 плей, прв. щие вхадь кстарых через даполнительцьй -,.е. шифратор падкл 1 очец.1 к эпаПняоцему устройству, а управляемые входы подклОчс,;:,; к единичным выходам рязрлдав счетчика депп. ТСЛЛ ЧСТОТЬ.415664 Составптель С. КазиновТекред А. Камышникова Корректор В. Брыксина Редактор М. Макарова Типография, пр. Сапунова, 2 Заказ 140213 Изд. Мз 1277 Тираж 624 Подпнсное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4,5