Устройство для оценки вероятностностатистических характеристик случайных процессов

ОПИСАНИЕ 342 БИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сооа Советских Социалистических Республиквисимое от авт. свидетельства М ПКОО влено 20.Х.1969 ( 1376836/18-24) дпцснпсм заявки,Ъ 2 Комитет по делам обретений и открытий ри Совете Министров СССРиорпт Опубликовано 07.1 Х.1971, Вюллстсь Ла тт опубликования отисттпи 20.1. 97 У1; 681 333.519 2 ( 088 8 1 вторизобретения. Н, Собо аявитель УСТРОЙСТВО ДЛЯ ОЦЕНКИ ВЕРОЯТНОСТНОТАТНСТНт 1 ЕСКНХ ХАРАКТЕРНСТ 14 К СЛУт 1 АЙНЫХ ПРОЦЕССОВПредлагаемое устройство относится к специализированым вычислительным устройствам, предназначенным для оценки вероятностно-статистических характеристик процессов, характеризующих дитамические свойства систем управления и контроля.Исследования динамических свойств техологических процессов систем управления и контроля с целью техической диагностики, идентификации или адаптивного управления этэти процессами и системахи неразрывно связавы с оценкой статистических свойств процессов, характеризующих объекты исследования.При определении характеристик процессов в условиях нормальной эксплуатации, когда время наблюдения процессов ограничиг,ается до минимально возаожиого, определяемого затратами ца сбор и обработку статстических данных, широкое распространение получили пепараметрические методы оцецивания статистических характеристик.Известные устройства для оценки вероятцосто-статистических характериспик случайных процессов позволяют получить оценку либо регрессии случайных процессов, либо условой дисперсии.Предлагаемое устройство предназначено для вычисленя оценок це только регрессии, цо и условной дисперсии случайных процессов, Последнее досгигастся тем, что в устройство предусмотрены дополшпельыс блоки и такое пх соединение, которое обеспе кивает запоминание вычисленных значений регрессии случайных процессов, центрирование случай цых процессов относительно линии условныхматематических ожиданий и последующее возведение полученных результатов в квадрат.На чертеже нредставлена структурная схема одного нз возможных вариантов устройо ства для оценки вероятностно-статистическиххарактеристик динамических процессов.Исследуемые сигналы подаются па входные устройства 1 и 2, каждое из которых состоит, например, цз цтсгратора среднего зцаб чеция и сумматора, построенных ца усилителях постоянного тока с глубокой отрицательной обратной связью. Выходы усилителей соединены с ахплитудныхи селекторами т и 4, которые, представляют собой 10-кацальные 2 о устройства с обпх входом. Каждый капалсостоит из,верхнего н нижнего амплитудного селекторов, двух формирующих и вычптающего устройств. Лхплнтудные селекторы соединены со входами матрицы 5 интеграторов, которая состоит из 10 строк и 10 столбцов (по числу каналов амплитудных селекторов).Каждый интегратор матрицы имеет типовую диодцую ячейку И со строчным и столбцсвых входами и накопитель импульсов со входом для счетных импульсов, поступающих с генератора 6 счетных импульсов. Строчныевходы интеграторов, расположенных,в одной и той же строке матрицы, подключены к входной шине строки соответствующего канала амплитудного селектора 3 та(ким образом, что входная шина (первой строки матрицы соединена с выходом тервого канала амплитудного селектора, входная шина второй строки - с выходом, второго канала амплиту(дного селектора и так далее до 10-й строки. Столбцевые входы интеграторов, расположенных в одноименном столбце матрицы интеграторовподключены к входной шине столбца. Столбцевые входные шины подключаются к соответствующим 10 выходам амплитудного селектора Выход каждого из интеграторов матрицы подключен к соответствующему входу коммутатора 7. Таким образом, коммутатор имеет 100 сигнальных входов. Управляющее устройство 8 устанавливает соответствующие режимы работы всего устройства. Выходы его соединены с генератором счетных импульсов, коммутатором 7, блоком 9 деления, сумматором О и множительным устройством 11. Второй вход мОжительного устройства соединен с выхоУ 2 дом коммутатора и со входом накопителя 1, Множительное устройство состоит из двух каналов. Первый канал представляет собой усилитель постоянного тока, охваченный глубокой отрицательной обратной связью, с изменяемым коэффициентом усиления. Структура второго канала множительного устройства построена по типовой схеме аналоговых блоков умножения, широко используемых в вычислительной технике. Вход второго канала мцокительного устройства соединен с выходом квадратора 13. В качестве квадратора в устройстве могут быть иопользова(ны, наиример, широко применяемые в вычислительной технике элементы с квадратичной статической характеристикой. Вход квадратора подключен к выходу сумматора 10, собранного на базе типоВого усилителя постоянного тока с глубокой отрицательной обратной связью. Два входа сумматора подключены соответственно к выходам управляющего и за(помицающего устройств. Накопитель представляет собой интегратор, собранный на базе типового усилителя постоянного тока с глубокой отрицательной обратной связью. Выход накопителя подключен к блоку 9 деления. Ьлок деления состоит из аттенюатора, усилителя (постоянного тока, Охваченного глубокой отрицательной обратной связью с,регулируемым коэффициентом уси;ения и нелинейного элемента, имеющего статическую характеристику в виде обратцоц функции. Выход блока деления подключен ко второму множительтОмустройств 14, Второй вход которого соединен с выходом сумматора 15. Послед 1 ий представляет собой интегратор, собранный на базе усилителя постоянного тока с глубокой отрицательной обратнои связью. Второе множительное устройство 14 имеет структуру, аналогичную структуре второго канала множительного устройства 11. Выход блока деления подключен к запоминающему устростю 1 б, представляющему со 50 55 4бой, например, усилитель постоянного тока семкостно-реостатной обратной связью. В качестве регистрирующего устройства 17, подключенного к выходу запоминающего устройства,может быть использован, например, электронный печатающий вольтметр типа ЭЦПВ-З, ав качестве блока питания - широко (применяемый в вычислительной технике стабилизированный,вы(прямитель типа ЭСВ-З,Работа устройств включает два этапа:первичную обработку и накопление исходной информации;вычисление условных средних значенийслучайных сигналов и условных дисперсийэтих сигналов.На первом этапе работа устройства состоит в том, что интеграторы среднего значениявходных устройств осредняОт ца некотороминтервале цаблОдеция входные сигналы, опре 20 деляя тем самым их математические ожидания. По окончании измерения средних значений сигналов исследуемые сигналы центрируются (в усилителях-сумматорах входных устройств, и одновременно изменяется их дина 25мический диапазон до величины +10 в. Приэтом фиксируются коэффициенты усиления усилителя-сумматора сигнала устройства 1 и коэффициент усилителя-сумматора сигнала устройства 2. С усилителей-сумматоров сигналыпоступают на входы амплитудных селектозоров 3 и 4, преобразующих их в импульсы напряжеиия, длительности которых пропорциональцыс времени,пребывания сигналов в пределах коридоров амплитудных селекторов. Путем надлежащей коху 1 Утации ВыхОдОВ амплитудных селекторов с матрицей интеграторов впоследней обеспечивается интегрированиесчетных им(пульсов, т, с. фиксация (в интервале наблюдения частоты совместного появле(шя событий.4 О На эгом первый этап работы устроствазаканчивается, наступает второй этаи - вьчисление условных средних значеццй и условных дисперсий случайных сигналов.Работу устройства рассмотрим на примере45вычисления регрессии ух, сигнала у 1) относительно х и условной дисперсии 0 (у х(Искомые зависимо:ти получаются путем Вычислений ио формулам:3 о 1У , = ; у,У 1 У 1 ОиО(у/х;(= ., е 1 - у, ) г1. -(у,.=Е ; )где К, - коэффи(циент усиления сигналау во входном устройстве 2;у - среднее значение напряжения 1-гоу5 Окоридора амплитудного селектора 4.Вычисление регрессии у,.По команде управляющего устройства на 55 чицаст работу ко(г,татор, который последо5цательцо один за другим подключаст выходы ицтеграторов первой строки матрицы, цачицая с первого интегратора, ко входам первого множительного устройства 11 и,цакопителя 12. При вычислении регрессии сигналов х(1) и у работает первый канал множительного устройства 11, представляющий собой усилитель цапряжеция, пропорциоцальцого чс коэффициентом усиления, изменяемым управляющим устройством в соответствии с номером столбца 1, в,котором расположец подключаемый в данный момент интегратор матрицы 5. Зависимость коэффициента усилеция мцокительцого устронства от помора столбца матрицы (5 Омера коридора) задается следующей таблицей. Таблица коэффициент усиленияНомер 1 оридора 9 7 5 3 1 3 5 7 9 1 2 3 4 6 7 8 9 1 О Следовательно, в момент подключения к выходу интегратора 1 - 1 ца выходе множительного устройства появляется напряжение, пропорциоцальцос у, и. Это напряжение посту- паст в сумматор 15. В момент подключеция 10-го интегратора первой строки матрицы В сумматоре накапливается напряжение, проопорциоцальцое Уу ч ,. К этому моменту ца 7 -1пряжецие в накопителе составит величину 1 ОХъ = ч 1. Это напряжение после Обхода ком.7:-1мутатором всех интеграторов первой строки через аттецюатор, усилитель и целицейцый элемент блока 9 деления поступает ца вход второго множительного устройства 14. Общий коэффициент усиления звена аттегцоатор-усилитель блока 9 деления составляет величину/1(. Та к 1 м О оразом, Фи Ол О к у 5 ИОке 5 ци я тОступаОт цапряжения, просос роисоальцысо1 сс = Ху ч с выхода сумматора иУ7-с выхода блока деления,Полученное после обхода коммутатором цггтеграторов первой строки матрицы зцачецие у, поступает в запоминающее устройство 1 б. С выхода последнего вычисленная точка регрессиоццой зависимости у, поступает в регистрирующее устройство, после чего начинается процесс вычисления первой точкидисперсии .О , у/хВычисление условной дисперсии процессовВведение в схему устройства дополцитель(такх 1 а 1 смч 11 атор 10, 1 вадра 6тор 1 и за.помццающсе устройство 16) обеспечивает совместно с остальными составцыми элементами схемы вьИолцецце операций повычислению условцоц дисперси процессовПри этом работа устройства происходит следующим образом, По команде управляющего устройства коммутатор вновь цачццаетосуществлять обход интеграторов первой строки матрицы интеграторов. В момецт под ключеция 1-го интегратора первой строки матрицы ца первый вход сумматора 10 через усилитель с коэффицисцтом усиления 1/К поступает напряжение у, сигнала, а ца второй вход сумматора поступает напряжение, про порциоцальцое у;, с,выхода запомццающегоустройства. Таким образом, цапряжецие ця выходе сумматора составляст всгИишу -./.и20 Блок 15, подклоСццы к выходу сумматора, осуществляет квадратичное цреобразоваццс этого сигнала. Выходцое напряжение квадратора перемещается с цапряжецием м,7 в множительном устройстве 11.25 С выхода мцожцтельцого устройства сигнал поступает в сумматор, где к моменту окоцчацця обхода коммутатором интеграторов первой строки матрицы накапливается цапряокецие, пропорциональное Х ( - у)чЛгоНапряжение, пропорцОцаль 1 юе х =Хчвполученное к этому моменту в накопителе ацалогичцо тому, как это осуществлялось прчц 35 Вычислецпц регрессии ус, поступает через аттецюатор, усилитель ц цслццсццый элемент блока 9 деления ца вход мцожцтельцого устройства 14. Коэффцццецт усиления звена аттешоатор-усилитель блока деления при этом 40 устанавливается равным 1.,Чцожцтельносустройство осуществляет псрсмцожецие входных сигналов в соответствии с зависимостью (2). После выполнения перемножения цапрякецие, пропорциональное вычисленной дисперсии .0у/х , поступает в запозицающсс устройство и затем в регистрирующее, На этом заканчивается цикл вьчцслецця псрвых точек регрессии ц условной дисперсии. По окончании этого цикла запоиИаю 1 цес устрой- стВО Очищается и цроизВОдится с 10 дготовка устройства ко второму циклу вычцслсИц.Во втором цикле вычислена производятся вычисления у, и 1.,у/х, ацалогц Ио тому, 1 ф.ак это Осмщсствлялось В псрсвом цик ле, с той лишь разцццей, что коммутатор совершает последозательцый Обход интеграторов второй строки матрицы.Подобцые ццклы выполняются со всемистрокамц матрицы интеграторов так, что к ,0 концу второго этапа работы в регистрирующемустройстве получаются зафцксироВаццымц регрессия у, и условцая дисперсия 0 у х;, случайцых сигналов у(1) ц х(1).Прц вычцслеццц регрессии ц условной дцс псрсцц коммутатор ца втором этапе работы37осуществляет обход интеграторов матрицы вдоль столбцов, начиная с первого онтегратора перного столбца до десятого интегратора первого столбца и далее то же со всеми столбцами матрицы.П р ед ме т изоб р ет енияУстройство для оценки вероятностно-статистических характеристик случайных процессов, содержащее регистрирующие и запоминающие усгройства, матрицу интеграторов, входы которой соединены с генератором счетных импульсов и через амплитудные селекторы с двумя входпыгми устройствами, а выход атодключен к одному пз входов коммутатора, вто 14215 рой вход которого соединен с одним из выходов управляющего устройства, причем выход коммутатора через множительное устройспво, сумматор и через последовательно соединенные накопитель и блок деления подключен ко входам второго множительного устройства, а два других выхода угправляющего устройства связаны с блоком умножения и блоком деления, отличаощееся тем, что, с целью одновременной оценки регрессии и условной дисперсии,в автономном режиме, устройство содержит включенные последовательно между выходом управляющего устройства и входом второго множительного устройства сумматор и квадратор, причем второй вход сумматора авязан с выходом запоминающего устройств,Составитсль В. Н. Жовииский Редактор Ю. Д. Полякова Техрсд Т, П. курилке Корректоры Т. А, Ьабакииа н 3. И. Тарасова Заказ 5403 Изд.1231 Тпраик 500 ПодписноеЦНИИПИ Комитета по делам пзооретсппй п открытий прн Совете Министров ССС 1 аМосква, Ж, 1 аушская паб., д. 45Загорская типография