Запоминающее устройство

236863 Союз Советских Социалистических РеспубликПриорцте зобретении и отк при Совете Мини ытии ров ао 03.11.1969. Бюллетень Ле 7 ликования описания 19.Ат 1.1969 1 ОЛИКО АвторыЗООРС 1 СИИ 51 Д. Г. Нисневич и Л. Е. Киселе Заявител ЗАПОМИНАЮЩЕЕ УСТРОЙСТ присоединением заявки Л Предложение относится к автоматике и вычислительной технике.Известно запоминающее устройство, выполненное на трансфлюксорах, управляемых неограниченными токами, содержащее обмотк 1блокировки, разблокнровки и запрета,Предложенное устройство отличается тем,что в нем адресные числовые шины записипропущены последовательно через большие ималые отверстия гсех элементов памяти каждого числа ц охватывают средние перемычкитрднсфлюксоров, адресные разрядные шиныздпрега пропущены последовательно через мдлые отверстия элементов памяти одноименныхразрядов всех чисел, а адресными числовыми 1шинами рдзблокировки служат секции числовых оомоток записи, проходящие через малыеотверстия трднсфлюксоров, ц тем, что адресные разрядные шины записи ох 1 атывдют последовательно средние перемычки элементов 2памяти одноименных разрядов всех чисел, адресные разр 51 днье шины разблокировки, 1,Оторыми служат соответствующие секции разрядных обмоток записи, проходят последовательно через малые отверстия трансфлюксоров и 2адресные числовые шины запрета проходят через малые отверстия элементов памяти всехр 11 3 р 51 д О в к а 1(до Г 0 и и с;1 а.Нд фиг. 1 показаны элементы памяти; ндфиг. 2 - временная д,дграмма работы элемен 1 д и 1 и записи инфоръации в Один такт; нд фиг. 3 представлен 11 ариант схемы прошивки трднсфлюксора управляющими шинам;1; на фиг. 4 и 5 - варианты запоминающего устройства.Обмотка подготовки 1 - 2 - 3 охватывает ре:нОю перемьчку трансфлюсора; обмотк 1 опроса 1 проходит через малое отверстие элемента, При таком расположении обмоток возхожна раоота в режиме неразрушаоцего считывания информаНи неограниченными тока. вИ.Сложную обмотку подготовки 1 - 2 - 5 можно представить, как сочетание двух секций 1, 2 и 2,;3. При этом секция 1, 2, проходящая через большое отверстие элемента памяти, представляет собой обмотку блокировки, а секция 2, 3, проходящая через малое отверстие, - обмотку разблокировкп соответствуюц 1 ие направления токов показаны стрелками).11 звестно, что при одновременном пропускании импульсов тока достаточной величины по обмоткам подготовки и опроса намагничивающее действие обмоток разблокировки 2 - ,1 и опроса 4, проходящих через малое отверстие элемента, взаимно компенсируется, а нескомпенсированные ампервитки обмотки 1, 2, проходящей через оольшое отверстие элемента, блокируют трансфлюксор. При этом должно ВЬ ПОЛН 51 ТЬС 51 СЛОВИЕ1 111 опр., .111 полг.,11 бл.1 ле У 11 опр., У 1 Гполг.; У 112 бл, -- соотлтстлен- НО сХПЕР 3 ПТКП ОПРОСЗ, ПОЛГЦтЦЛК;1 И ОЛОК;РОВ- кп.ОлнОВр(.".еннц 1 ропускянп( импугьсцл токя по цс)хоткзм полготолки 1, 2, 3 и рызблокиролкп 2, У р(3локпрует трсНс(1)локсор. При этом нзмягни пвяющая сила, созл вземяя импульсоч тцкя полготовки 11 п, ) по оцмотке 1, 2, 3 и рязс)локпровки 11 рбл,) по осоотке 2, 1, прохс)Лящей через малое отверсти трзс(1)люксо)с, 01 РЕЛЕГ 51 ЕТС 51 СУММс 1 РНЫМП ЗМПЕР 3 ИТКс 1 ХИ.,1 л 51 того, тоб Осуцестлить лцкпро 3 кч эл(менгы прп цлнолремепноч лозлействпп пм- ПЧЛСЦ 3 ТОКЯ ПОЛГЦТОЛКИ И 1)сЗОЛОКЦ;)ЦЛКИ, НЕ- ццхо,;мо пропустить по обмотке опроса 4 пмпу.ьс токс Уопр которь 1 й Окохпенсир 013 с 121 Оы пямзгни плзкнцее воздействие разцлокируюцей секции 2, У оомотки по,готовки 1, 2, 3, т.е. Уопр 11 л .- 1 полг. - Г Урбл. ) 12,3гле 115, - число витков обмотки опроса.В рысекс) Гренном режиме работы запись информации л запоминающее устройстН) можно прцпзволпть л олин такт. Прп этом ряссмзтри- Лс 12 ЗСЬ КОХ 1 ПЕНСс 1 ЦПЯ Рс 130 ОКИРЧОПЕГО,ЕЙСТ 13 ПР Цбчотнп 2, 5 ЯХц(РЛПТКЗЧП, СОЗЛс 13 сЕХ)МИ обмоткой опроса 4.;,)ТО ЛОЗМО)КНО, Тс 1 К КЗК ЗсППСЬ ИНфОРМс 1 Цп и с Иты)сНие ее по оомоткам 1, , 3 и 4 пропсхолт и разные моменты времени. При этом сцкряцсяетс 5 число управляющих проводов.Возчожен вариант п,)ошивки, при котором ПГеотс 51 специальны(Р Оомоткц зяпретя и Записи, соответственно идентичные обмоткам опроСс 1 И ПОДГОТОВКИ.ИЗ Лпс 1 ГРЗММЫ, ИОКЯЗс 1 ННОИ НЗ фГ. 2, 13 ИЛНО, что лл 51 Олокиров(и трансфлюксоря 1 еоохолимо одновременно пропустить цмпульсы тока ПОЛГОТО 3 КП Упол. С 0 ООХОТКЕ , 2, 1, рЫЗОЛОб(пРолкп Урбл по обмотке 2, ) и опРосы 1 Уопр, ) по оомотке 4. Дл надежной работы неоцходимо, чтооы импульс тока опросы полностью перекрывал ло лременц импульс тока разолокиролкц.ТРсНСфЛЮКСОР РЫЗЦЛОКИРУЕтСЯ ПРП ОЛНОВРС- хеннцх Пропускянии ихпульсов тока ПОЛГотовки Удод. ПО Оомотке 1, 2, д и 1)я:3 цлокирОВКП Урбл по ос)мотке 2, 3. При этом жесткпе требовянгя к солпяленшо этих импульсов во Бремени не прелз 5 вляютс 51.Схемы, показанная на фиг. 3, позволяет осуиестВить запись информяци Б Олин такт В Запоминающем устройстве и содержит обмотку подготовки 6, 6, 7, 8, проходящую через среднюю перемычку элемента памяти, обмотку записи 9, 6, 7, 8, образованную шиной 9, 6, проходящей через малое отверстие трансфлюксора в направлении разблокировки и соединенной последовательно с обмоткой подготовки, обмотку запретя 10, проходящую через малое 10 15 20 25 30 35 40 45 50 55 60 65 отверстие встречно обмотке записи 9, 5, 7, 1). Число Битков ОохОтси 3 прет;1 10 3 ыбрсетс 51 равным виткам разблокирующих ветвей обмотки записи 9, 6 и 7, О. Г 1 ерекРпочытель В 1 слу)кит;ля выбора режима работы, а иере. ю те. В 2 л, наоо 1). ола.Схем работает еле;1 уюшим образом П;)и зяппсп информации переключатель В 1 устя- НЯ 3 3 П 3 с 1 ОТ Б ПОЛОЖЕН;Е ЗЫ ПИСЪ, Я ПЕРЕК ИО- ч атель В 2 в положение, соот 3 етст 3 уоцсе вводимой информации. Посылается импульс зокы з,пи и Уп, по оомотке 9, з, /,При ЭТОМ, ЕСЛИ ПЕРЕКЛ 10 ЧЫТЕЛЬ В 2 Нс 1 ХОЛИТСЯ В ПО- ложении 0, обмотка запрета 10 оказывается ВКЛ 10 еннцй послеЛО 3 ятельно с 00)10 ткой записи, и ток У,ап ПРОхо.51 по Оцмотке ЗЯПРС- тя, компенсирует разолокцрующее воздействие тех секций обмотки записи, которые проходят через малое отверстие элементы. Гок Уза, прохол по блокцруюшей секцп оцмотки записи, бгокируст трансф.юксорзаписан 0) .Если переклочатель В 2 находится в поло- жЕНИИ 1, ТОК Узап, П 1)ОХОЛИТ ТОЛЬКО ЧЕРЕЗ обмотку зяпис:1 9, , 7, 8, не впалая в обмот У Зап РСТЯ, П ТРЯ г 1 Сфг 110 КСОГ) Р ЯЗОЛОКИРОЛЫ- лается.Для считывания информации переключатель В 1 )стянавливают л положение считывание, я псрсключсте.и. В 2 Б по.ожение 1, П;)и этом оомоткы 6, 6, 7, 8 испол(3 хетс 51 ЛЛ 5 ПОЛ- готовки элементы памяти, з оцмоткз 10 лля сго опросы.ДОСтОИНСтВО таКОй СХЕМЫ Л тОМ, ЧтО Б НЕс запись как 1, так и 0 осуществляется от олного формирователя. Прц этом автомат;чески обеспечиваются ну)кные соотношения ымпервитков, создаваемых различными обмотка- )И, Кс 1 К ПО с 1 МПЛИТУЛЕ, ТЯК И ВО ВРЕМЕНИ. ВНЕЦ Не устройства упрощаются, а намотка такой схемы несколько сло)кнее, чем предыдущей.Вариант числовое матричное запоминающее устройство 1 сх, фиг. 4) на двухотверстных трансфлюксорах 11 с записью информации и лыоранное число одним тактом содержит ал. ресные числовые шины 12, проход 5 цие последовательно через средние перемычки всех элементов памяти каждого числа и адресные разрядные шины 1), проходящие последовательно через малые отверстия элементов памяти одноименных разрядов всех чисел. При этом числовые обмотки, проходящие последовательно через средние перемычки трансфлюксора, мо- Г)т испо,ьзолс 1 тъс 51 КЯК НРП 3 Япис 1, так и п 1)и считывании информации. При записи часть обмотки, проходящая через большие отверстия, используется кяк блокирующая. а часть обмотки 14, проходящая через малые отверстия, - как разблокирующаянаправление токов показано стрелками). Разрядные шины 1 при записи информации используотся как оцмотки запрета 1 или компенсирующие) лля компенсации разблокирующего действия обмотки 14, ы при считывании - для опроса. Г 1 ри записи информации в выбранное число поляотея импульсы тцкз гг) числовым шинам7 рЕл. 12 и 14 и одновременно по разрядным шинам тех разрядов, в которые необходимо записать О. При этом разряды, в которые поступают импульсы тока лишь по числовым обмоткам 12 и 14, разблокируются, а те, в которые подается еще и компенсирующий ток по разрядной шине 13, - блокируются, Так осуществляется ввод информации параллельным кодом в выбранное число одним тактом записи.Возможен вариант числового матричного запоминающего устройства, в котором ввод. информации производится параллельным кодом в одноименные разряды всех чисел. В таком устройстве время ввода информации определяется лишь длиной слов (количеством разрядов в нем) и не зависит от числа слов.В варианте запоминающего устройства, показанном на фиг. 5, в режиме записи числовые шины 15 и 1 б соединяются последовательно с разрядными компенсирующими шинами тех разрядов, в которые нужно записать О. Подключение соответствующих компенсирующих разрядных шин 17 осуществляется кодовым распределителем 18, а выбор числа - числовыми дешифраторами 19 и 20. Формирователи 21 и 22 служат в режиме записи информации соответственно для выработки импульсов тока блокировки 16, и разблокировки 1 рм Как видно из схемы, по компенсирующим шинам 17 течет суммарный ток (1 в. + 1 ргл. ), благодаря чему автоматически создаются оптимальные условия для компенсации разблокирующего воздействия от токов 16, и 1 р протекающих по обмотке, прошпвающей малые отверстия элементов выбранного числа.Приведенные на схеме обмотки могут быть использованы и при считывании информации. При этом импульсы тока, вырабатываемые формирователем 21, осуществляют подготовку элементов памяти выбранного дешпфратором 19 числа по обмотке 15. Формирователи 22 вырабатывают импульсы тока опроса, посылая 5 пх в разрядные шины 17. В режиме считывания информации все элементы, кодового распределителя 1 Ь должны находиться в положении 1. Предмет изобретение 1, Запоминающее устроиство с управлениемнеогранпченнымп токами, выполненное на элементах памяти типа трансфлюксоров с обмот ками олокировкп, разблокпровки и запрета,отличающееся тем, что, с целью повышения быстродействия, адресные числовые шины записи пропущены последовательно через большие и малые отверстия всех элементов 20 памяти каждого числа и охватывают средниеперемычки трансфлюксоров, адресные разрядные шины запрета пропущены последовательно через малые отверстия элементов памяти одноименных разрядов всех чисел, а адресны ми числовыми шинами разблокировкп служатсекции числовых обмоток записи, проходящие через малые о:верстпя трансфлюксоров.2. Устройство по п. 1, отличающееся тем,что, с целью повышения быстродействия, ад- ЗО ресные разрядные шины записи охватываютпоследовательно средние перемычки элементов памяти одноименных разрядов всех чисел, адресные разрядные шины разблокировкп, которыми служат соответствующие секции разряд ных обмоток записи, проходят последовательно через малые отверстия трансфлюксоров и адресные числовые шины запрета проходят через малые отверстия элементов памяти всех разрядов каждого числа.у Сос ииито, и 3. Д, Розен иль схрсд Т. П. Курилко Корректор С. М. Л. Утехина дант илам и ,"оски орафи, ир. Сииуиоид . икии589Ц 1111 И 1 П 1 1 ммитет. к и тсии 1 ои;., ир