Устройство для возведения в квадрат и извлечения квадратного корня

(51) 5 0 06 Р 7 5 Я ИСАН ИЗОБРЕТЕНИЯ ТЕНТУ Комитет Российской Федерации по патентам и товарным знакам(71) Самарский государственный технический университет(73) Самарский государственный технический университет(54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ ВКВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГОКОРНЯ(57) Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия Устройство для возведения в квадрат и извлечения квадратного корня содержит генератор 1 импульсов, делитель 2 частоты, элемент И 3, счетчик 4, сумматор 5, регистр 6, два коммутатора 7,8, компаратор 9 и триггер 10. Устройство реализует закон (а+1) =а +2 аа+1. 1 ил2 2Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных и цифровых вычислительных приборах для обработки информации,Известно устройство для возведения в квадрат по авт, св. М. 898447. содержащее генератор импульсов, первый делитель частоты, вход которого подключен к генератору импульсов и соединен с входами второго и третьего делителей частоты, причем выходы разрядов третьего делителя частоты соединены с сигнальными входами ключей, подключенных управляющими входами к выходам распределителя импульсов, а выходами к входам элементов ИЛИ, соединенного выходом с входом счетчика, кодовый выход которого является выходом устройства. Распределитель импульсов соединен сигнальным входом с выходом второго делителя частоты, а управляющим входом с ,выходом компаратора, первый вход которого является аналоговым входом устройства, а второй вход подключен через генератор линейно изменяющегося напряжения к выходу первого делителя частоты,Недостатком известного устройства является невозможность извлечения квадратного корня.Наиболее близким по технической сущности к изобретению является устройство для возведения в квадрат и извлечения квадратного корня, содержащее генератор импульсов, первый и второй элементы И, элемент задержки, счетчик, цифровой компаратор и сумматор с регистром, выполняющим функции накапливающего сумматора, а также первый и второй коммутаторы, делитель частоты, триггер, причем выход генератора импульсов соединен с входами первого и второго элементов И, на вторые входы которых подключены выходы соответственно триггера и компаратора, вторая группа входов которого подключена к выходу первого коммутатора, первая и вторая группы входов которого соединены с выходами счетчика и регистра соответственно, кроме того, они соединены. соответственно с второй и первой группами входов второго коммутатора, первой и второй группами входов сумматора, выходы которого соединены с информационными входами регистра, выход второго элемента И соединен с В-входом триггера, выход первого элемента И - со счетным входом счетчика и через линию задержки с входом делителя частоты, выход которого подключен к входу записи регистра. К входу обнуления устройства подключены входы установки нуля счетчика, регистра, делителя частоты и 3 гера и входом установки в ноль счетчика,счетный вход которого соединен с выходомэлемента И, первый и второй входы которого соединены соответственно с выходомтриггера и генератора импульсов, выход40 второго коммутатора соединен с первым выходом устройства, вход задания режима которого соединен с управляющими входамипервого и второго коммутаторов, выход компаратора соединен с вторым выходом уст 45 ройства и В-входом триггера выходэлемента И соединен с информационнымвходом делителя частоты, вход третьего слагаемого сумматора - с входом логической"1" устройства.50 На чертеже представлена блок-схемаустройства для возведения в квадрат и извлечения квадратного корня,Устройство содержит генератор 1 импульсов, делитель 2 частоты, элемент И 3,55 счетчик 4, сумматор 5, регистр б. коммутатор 7, коммутатор 8, компаратор 9,триггер 10, Информационный вход устройства соединен с первым входом компаратора 9, второй вход которого соединен свыходом первого коммутатора 7, Первый 5 10 152025 30 вход триггера, управляющие входы коммутаторов объединены и являются входами установки режима работы устройства, его выходами являются выходы триггера и второго коммутатора, его информационным входом - первая группа входов компаратора.Недостатком данного устройства является недостаточное высокое быстродействие.Целью изобретения является повышение быстродействия.Цель достигается тем, что устройство для возведения в квадрат и извлечения квадратного корня содержит компаратор, триггер, элемент И, генератор импульсов, делитель частоты, счетчик, сумматор, регистр и два коммутатора, причем информационный вход устройства соединен с первым входом компаратора, второй вход которого соединен с выходом первого коммутатора, первый информационный входкоторого соединен с выходом счетчика, входом первого слагаемого сумматора и первым информационным входом второго коммутатора, второй информационный вход которого соединен с входом слагаемого сумматора, вторым информационным входом пеового коммутатора и выходом регистра, информационный вход которого соединен с выходом сумматора, а вход записи - с выходом делителя частоты, вход сброса которогосоединен с входом сброса регистра, управляющим входом устройства. Я-входом триг200531635 40 45 информационный вход последнего соединен с выходом счетчика 4, входом первого слагаемого сумматора 5 и первым информационным входом второго коммутатора 8, второй информационный вход которого соединен с входом второго слагаемого сумматора 5, вторым информационным входом первого коммутатора 7 и выходом регистра 6. Информационный вход регистра б соединен с выходом сумматора 5, а вход записи - с выходом делителя 2 частоты, вход сброса которого соединен с входом сброса регистра б, управляющим входом устройства, 5- входом триггера 10 и входом установки в ноль счетчика 4. Счетный вход счетчика 4 соединен с выходом элемента И 3, первый и второй входы которого соединены соответственно с выходом триггера 10 и генератора 1 импульсов, Выход второго коммутатора 8 соединен с первым выходом устройства, вход задания режима которого соединен с управляющими входами первого 7 и второго 8 коммутаторов, Выход компаратора 9 соединен с вторым выходом устройства и К-входом триггера 10, выход элемента И 3 - с информационным входом делителя 2 частоты, вход третьего слагаемого сумматора 5 - с входом логической "1" устройства,Работает устройство следующим образом.После подачи на первый вход устройства кода исходного числа Й и установки на третьем управляющем входе устройства потенциала, соответствующего возведению числа Й в квадрат, на выход первого коммутатора 7 поступает сдвинутый на разряд в сторону уменьшения код счетчика 4 тактовых импульсов. При поступлении на второй вход устройства устанавливаются в нулевое состояние выходные коды счетчика 4 тактовых импульсов и оперативного регистра 6. Одновременно тем же импульсом триггер 10 устанавливается в состояние, при котором его выходное напряжение, поступая на вход элемента И 3, разрешает прохождение импульсов генератора 1 на счетный вход счетчика 4. Так как сумматор 5 работает по закону А + В + 1, то по переднему фронту 5 10 15 20 25 30 управляющего импульса на выходе сумматора 5 будет (О+ О+ 1 = 1) 1, и в оперативном регистре 6 запоминается единица, с приходом первого импульса на выходах счетчика 4 формируется число а(1), с приходом второго импульса - число 2 а (2). В момент, когда через делитель 2 частоты пройдет второй управляющий импульс для переписи содержимого оперативного регистра б, в счетчике 4 устанавливается код, равный 2, в регистре 6 - равный 1 и на выходе сумматора 5 получают код, равный 4,Таким образом, устройство реализует закон (а + 1)г = а + 2 а + 1, т,е. на входы А сумматора 5 поступает 2 а, на входы В - а,г а сумматор 5 реализует закон А + В + 1, на выходе сумматора находится число (а + 1) .Вышеуказанные действия продолжаются до тех пор, пока не произойдет сравнивание входного кода счетчика 4, сдвинутого на разряд, с числом, возводимым в квадрат и поданным на А-входы цифрового компаратора 9, В результате на выходе компаратора 9 появляется сигнал, запрещающий работу счетчика 4.В том случае, если необходимо извлечь квадратный корень иэ числа Й, на управляющие входы коммутаторов 7 и 8 по третьему входу устройства поступает напряжение, переключающее коммутаторы 7 и 8, и на вход цифрового компаратора 9 поступает код, изменяющийся по закону а, в то время как код счетчика 4 тактовых импульсов равен 2 а, Так как на входы коммутаторов попадает код счетчика 4, смещенный на разряд, то на выходе коммутатора 7 получают код, равный а, а на выходе коммутатора 8 - а, Поскольку цгифровым компаратором 9 сравнивают И с а, то на выходе коммутатора 8 получают код, равный ЧК, после того как на второй вход устройства поступает разрешающий импульс и выходной код сумматора 5 достигает й.(56) Авторское свидетельство СССР М 1386991, кл. О 06 Р 7/552, 1986.Авторское свидетельство СССР М 1819014, кл. 0 06 Г 7/552, 1991.2005316 Составитель В. ОлейниковРедактор Т. Юрчикова Техред М.Моргентал Корректор М, Шароши Заказ 3432 Тираж Подписное НПО "Поиск" Роспатента113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород. ул.Гагарина, 101 формула изобретенияУСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее компаратор, триггер, элемент И, генератор импульсов, делитель частоты, счетчик, сумматор, регистр и два коммутатора. причем информационный вход устройства соединен с первым входом компаратора, второй вход которого соединен с выходом первого коммутатора, первый информационный вход которого соединен с выходом счетчика, входом первого слагаемого сумматора и первым информационным входом второго коммутатора, второй информационный вход которого соединен с входом второго слагаемого сумматора, вторым информационным входом первого коммутатора и выходом регистра, информационный вход которого соединен с выходом сумматора, а вход записи - с выходом делителя частоты, вход сброса которого соединен с входом сброса регистра, управляющим входом устройства, Я-входом триггера и входОм уста новки в 0 счетчика, счетный входкоторого соединен с выходом элемента И, первый и второй входы которого соединены соответственно с выходом триггера и генератора импульсов, выход второго ком мутатора соединен с первым выходом устройства, вход задания режима которого соединен с управляющими входами первого и второго коммутаторов, отличающееся тем, что, с целью повышения быстродейст вия, выход компаратора соединен с вторым выходом устройства и Й-входом триггера, выход элемента И соединен с информационным входом делителя частоты, вход третьего слагаемого сумматора - с входом логической единицы устройства.