Устройство для ввода информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1786491 9) Б (щД 6 Р 13/О 51) 5 РЕ ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(56) Авторское свидетельство СССРКг 1246103, кл. 0 06 Г 13/00, 1984,Патент США М 4358846, кл,371/6, 1982.(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ(57) Изобретение относится к вычислительной технике и может быть использовано дляввода дискретной информации в ЦВМ,Целью изобретения является расширение области применения устройства за счет обеспечения его программного управления со стороны ЦВМ. Устройство содержит мультиплексор 1, первый преобразователь 2 уровней, программируемый делитель 3 частоты, второй 4 и третий 5 регистры сдвига,. декодер 6 данных, первый регистр 7 сдвига, генератор 8 импульсов, второй преобразователь 9 уровней, с первого по пятый регистры 10 - 14, счетчик 15, триггер 16, элемент И-НЕ 17. Устройство обеспечивает возможность приема информации с различных интерфейсов в условиях действия помехи, по уровню сравнимой с полезным сигналом. 31786491 3 4Изобретение относится к вычислитель- гистра 12, принимает решение о смене часной технике и может быть использовано для тоты стробирования и через регистр 14 иэввода дискретной информации в ЦВМ. меняет частоту стробирования (например, вЦелью изобретения является расшире- семь раз превышающую частоту передачи ние области применения устройства путем 5 информации в канале), одновременно прообеспечения его программного управленияисходит запись соответствующей информасо стороны ЦВМ,: ции в регистр 11 для управления декодеромНа фиг,1 йреДставлена структурная схе- б. Декодер б уже анализирует семь разряма устройства; на фиг,2 представлен при- дов сдвиговых регистров 4, 5. При смене мер реализации первого преобразователя 10 канала возможен прием информации, закоуровней; на фиг.З - вариант реализации дированной другим кодом. При этом пропрограммируемого делителя частоты, цессор должен, соответствующимУстройство содержит мультиплексор 1, . занесением информации в регистр 11 напервый преобразователь 2 уровней, про- строитьустройство, .граммируемыйделитель 3 частоты, второй 4 15 Декодированная блоком 6 информация и третий 5.регистры сдвига, декодер 6 дан- . передается в сдвиговый регистр 7 и одноных, первый регистр 7 сдвига, генератор 8 временно счетчиком 15 происходит счет импульсов, второй преобразователь 9 уров-. принятых битов, Если регистр 7 сдвига поней, с первого. по пятый регистры 10-14, лон, то счетчик 15 выдает сигнал на триггер . счетчик 15, триггер 16, элемент. И-НЕ 17, 20 16, формируя сигнал готовности устройства,Устройство работает следующим обра- а также перепись 1 вает содержимое сдвигозом вого. регистра 7 в регистр 10, ПроцессорК мультиплексору 1 подключается мно- производит считывание принятой информажество каналов с различными стыковочны- ции из регистра 10.ми параметрами. Информация может 25 . Таким образом; устройство для вводапоступать как в однополярном,так и в двух- информации обеспечивает возможность полярном коде, Иэ множества каналов. приема информациис различныхинтерфеймультиплексор в зависймости от своих ад- . сов в условиях действия помехи, по уровню ресныхвходов подключает на выход один . сравнимой с полезным сигналом.. канал квходупреобраэователя 2, Компара Ф о р мула и зоб рете н и я.торы преобразователя 2 (фиг.2) работают Устройство для ввода информации, сокак пороговое устройство и выдают логиче- . деРжащее декодер данных, первый сдвигоскую м 1 м на выходе припревышении вход- вый регистр, с первого по третий регистры, ным сигналом заранее. заданного порога. счетчик, триггер, генераторимпульсов, приНапряжения опорного сигнала(порога) ком чем выходы первого регистра являются инмутируются на вход компараторовмульти-: формационными выходами устройства, о тплексорами в зависимости от состояния л и ч а ю щ е е с я тем, что, с целью расшиуправляющих входов. С выхода преобразо- рения области применения устройства пувателя 2 информационные сигналы ТТЛ тем обеспечения возможности приема .уровня поступают на вход регистров 4 и 5 40 информации. с различных интерфейсов, в сдвига. Прием в регистры 4 и 5 стробируется нето введены мультиплексор, первый и атос программируемого делителя частоты час- рой преобразователи уровней, программитотой во много. раз большей, чем частота . руемый делитель частоты, второй и третий передачибитов информации. , сдвиговые регистры, четвертый и пятый реЧастотастробированияограничивается 45 гистры, при этом информационные входы разрядностью регистров 4 и 5 сдвига устройства соединены с информационнымиПрограммируемый делитель 3 частоты входами мультиплексора; адресные входь 1 имеет возможность в широком диапазоне которого соединены с управляющими вхоиэменять частоту стробирования регистра, дами первого и выходами второго преобра. Допустим, что в исходном состоянии 50 эователей уровней, входы которого бит стробируется с частотой, в шесть раэсоединены с выходйми четвертого регистра, превышающей частоту передачи битов ин- . входы которого соединены с входами управ- Формации, тогда декодер б анализирует на- ляющей инФормации устройства и входами .личие информации с шести разрядов второго и пятого регистров, входы записи регистров 4, 5 и при наличии единичного 55 четвертого, пятого и второго регистров явбита выдает на вход регистра 7 сдвига еди- -ляются соответственно первым, вторым и ницу, Если возникает неопределенность третьим тактовыми входами устройства, выпри анализе шестиразрядного кода, то вы- ходы мультиплексора соединень 1 с входами дается информациия об ошибке в регистр первого преобразователя уровней, выходы 12, Процессор, внеливирув содержимое ре. которотб соединенм соответственно с информационными входами второго и третьего сдвиговых регистров, тактовые входы которых соединены с первым выходом программируемого делителя частоты и первым входом элемента И-НЕ, а выходы - со ответственно с первой и второй группами информационных входов декодера данных, группа управляющих входов которого соединена с выходами второго регистра, а группа выходов соединена с входами третьего 10 регистра, выходы которого являются выходами кода ошибки устройства, выход генератора импульсов соединен с тактовым входом программируемого делителя частоты, управляющие входы которого соедине нц с выходами пятого регистра, а второй выход соединен с входом записи третьего регистра и тактовыми входами счетчика и первого сдвигового регистра, информационный вход которого соединен с выходом декодера данных; выходы перового сдвигового регистра соединены с входами первого регистра, вход записи которого соединен с входом установки триггера и выходом переполнения счетчика, вход сброса которого соединен с входом сброса первого сдвигового регистра и выходом элемента И-НЕ, второй вход которого соединен с выходом готовности устройства и выходом триггера, вход сброса которого соединен с входом . сброса первого регистра и является входом сброса устройства,1786491 Составитель А, Алексеевтор Техред М,Моргентал Корректор М, Андрушенко оизводственно-издагельский комбинат "Патент", г, Ужгород, ул,Гагарина, 10 Заказ 248 ТиражВНИИПИ Государственного комит113035, Москва Подписноепо изобретениям и открытиям при ГКНТ ССС35, Раушская наб., 4/5