Генератор двоичной последовательности

" а рруфцЦбионЛ БРЕТЕН льский Произберг СЛЕДОГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Московский научно-исслвдоватинститут приборной автоматики иводственный кооператив "Наладка(56) Авторское свидетельство СССРМ 1324091, кл, Н 03 КЗ/84, 1986.Авторское свидетельство СССРМ. 1709505, кл. Н 03 К 3/84, 1990.(54) ГЕНЕРАТОР ДВОИЧНОЙ ПОВАТЕЛЬНОСТИ 1774474 А 2(57) Изобретение используется в импульсной технике для генерации Двоичных псевдослучайных кодовых пакетов. Устройство содержит сумматор 1 по модулю два, регистр сдвига 2, формирователь 3 одиночного импульса, элементы 4, 10, 27 задержки, триггеры 5,26, элементы И 6, 15, 16, 17, 18, 19, 20, генератор 7 тактовых импульсов, счетчики 8, 11, 22 импульсов, блок 9 сравнения, адаптер 12, блок 13 памяти, группу 14 элементов И, группу 21 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы НЕ 23, 24, элемент ИЛИ 25, шину 28 "Пуск", 1 ил.1774474 Изобретение относится к импульсной технике,Целью изобретения является расширение функциональных возможностей за счет увеличения числа формируемых последовательностей,На чертеже представлена структурная электрическая схема генератора двоичной последовательности.Генератор двоичной последовательности содеркит соединенные последовательно сумматор 1 по модулю два и регистр 2 сдвига, последовательно соединенные формирователь 3 одиночного импульса, первый элемент 4 зодеркки, первый триггер 5 и первый элемент И 6, второй вход которого соединен с выходом генератора 7 тактовых импульсов. Выход первого счетчика 8 импульсов соединен с входом (опроса) блока 9 сравнения и с входом второго элемента 10 задеркки, выход которого соединен с первым входом второго счетчика 11 импульсов, группа входов которого соединена с первой группой выходов адаптера 12.руппа выходов и первгяй выход блока 13 памяти соединены соответственно с первой группой входов группы 14 элементов И 14.1 - 14.п и с вторым входом второго элемента И 15, выход которого соединен с вторым и первым входами соответственно третьего элемента И 16 и четвертого элемента И 17, Генератор двоичной последовательности содержит также пятый элег 4 ент И 18, шестой элемент И 19, седьмой элемент И 20, группу 2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первая группа входов которого соединена с входами третьего счетчика 22 импульсоо, первый элемент НЕ 23, второй элемент НЕ 24, вход которого соединен с перным входом элемента ИЛИ 25, второй вход которого соединен с выходом второго триггера 26, третий элемент 27 задержки, шину 28 "Пуск", соединенную с вторым входом формирователя 3 одиночного импульса, первый вход и выход которого соединены соответственно с выходом генератора 7 тактовых импульсон и с вторым входом регистра 2 сдвига. Группа выходов последнего соединена с второй группой входов группы 14 злсментов И 14,1-14.п, выходы которых соединены с группой входов сумматора 1 по модулю доа, Вход сумматора 1 соединен с выходом элемента ИЛИ 25, первый вход которого соединен с третьим выходом блока 13 памяти, Второй выход блока 13 соединен с вторым входом четвертого элемента И 17 и с входом.первого элемента НЕ 23, выход которого соединен с первым входом третьего злементый вход которого соединен с выходом четвертого элемента И 17, Выход формирователя 3 одиндчного импульса соединен с вторым вхгдом шестого элемента И 19, с вторыми входами второго и третьего счетчиков 11 и 22 импульсоо и с вторым входом пероого счетчика 8 импульсов, первый вход которого соединен с выходом первого элемента И 6 и с входом третьего элемента 27 задержки, выход которого соединен с первым входом седьмого элемента И 20, с вторым входом пятого элемента И 18 и с первым входом второго элемента И 15. Выход второго триггера 26 соединен с вторым входом седьмого элемента И 20, выход которого соединен с вторгям входом второго триггера 26. Первый вход последнегосоединен с выходом шестого элемента И 9, первый вход которого соединен с выходом второго элемента НГ 24. Первый оходтретьего счетчика 22 импульсов соединен с выхо 20 дом пятгго элемента И 18, первый вход которого соединен с четвертым выходом блока 13 памяти, группа вхадоо которого 25 соединена с парной группой оходон блока 9 сравнения и с выходами оторого счетчика 11 импульсоо. Тотья группа оцходоо адаптера 12 соединена с группой входов регистра 2 сдвига, выходы которого соединены с ото 30 рой группой оходоо группы 21 элементов ИСКЛЮЧАЮЩЕЕ ИГИ, Выходы последних соединены с груггпой оходов адаптера 12,вторая группа выходов которого соединена с второй руппой оходон блока 9 сравнения, выход которого соединен с вторым входом первого триггера 5.енератор двоичной последовательности работает следующим образом. После включения по сигналу"Пуск" на шине 28 "Пуск" открыгзается формирователь 3 одиночного импульса и пропускает на свой выход один импульс с выхода генератора 7 тактовых импульсоо, который устанавливает в исходное состояние регистр 2 сдвига, второй триггер 26(через шестой элемент И 19), счетчик 22 импульсов, счетчик 8 импульсон и счетчик 11 импульсов, а затем через первый элемент 4 задержки устанаЬ- линается о единлчное состояние первый триггер 5, который сигналом со своего выхода открывает первый элемент И 6 для прохождеьяля сигналов с генератора 7 тактовых импульсов.Исходное состояние счетчика 11 ими ул ьсо н оп редел я ется адресом начала (АН) пакета, зашитым в адаптере 2 специально 55 для конкретного обьекта, Записанный н счетчик 1 импульсов код адреса с выходов та И 16. Выход элемента И 16 соединен с этого счетчика поступает на входы блока 13 третьим входом регистра 2 сдвига, четвер- памяти,наныходахкоторогоустанавливает 1774474ся информация, определяющая собой двоичный полином обратных связей регистра2 сдвига, Кроме того, на втором, первом,четвертом и третьем выходах блока 13 памяти устанавливаются также значения сигналов (логическая "1" или логический "0"), которые в соответствии с кодом АН в соответствии с требуемым алгоритмом генерации задают сдвиги вправо на регистре 2сдвига (при логической "1" на втором выходе блока 13 памяти) или сдвиги влево (при логическом "0" на том же выходе), разрешение сдвигов (при логической "1" на первом, выходе блока 13 памяти) или запрет сдвигов, разрешение счета на счетчике 22 импульсов (при логической "1" на четвертомвыходе блока 13 памяти) или запрет счета, разрешение условно нечетного суммирования на сумматоре 1 по модулю два (при логической "1" на третьем выходе блока 13 пагляти) или разрешение условно четногосуммирования,При логической "1" на третьем выходе блока 13 памяти в процессе работы генератора двоичной последовательности (при фиксированных кодах на выходах счетчика 11 импульсов и соответственно на всех выходах блока 13 пагляти) на входе сумматора по модулю два будет постоянно уровень логической "1" независимо от состояния второго триггера 26.Напротив, при логическом "0" на третьем выходе блока 13 памяти с выхода элемента ИЛИ 25 на вход сумматора 1 по по модулю два уровень логической "1" с выхода второго триггера 26 поступает только на первом такте процесса генерации, т.к. первым же импульсом с выхода первого элемента И 6 (через третий элемент 27 задержки и седьмой элемент И 20) второй триггер 26 устанавливается в состояние логического "0", после чего на всех последующих тактах генерации на входе сумматора по модулю два постоянно имеет место уро. вень логического "0".По каждому синхроимпульсу, поступающему с выхода элемента И 6, в зависимости от сочетания сигналов на первом, втором, третьем и четвертом выходах блока 13 памяти либо на выходах регистра 2 сдвига, либо на выходах счетчика 22, импульсов, либо и там и там одновременно формируются совершенно определенные двоичные коды, которые суммируются поразрядно нагруппе 21 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, с выходов которой результирующий код через адаптер 12 (напрямую или при необходимости перекрестно) поступает на выходы генератора двоичной последовательности. Сдвиги двоичного кода в регистре 2 покаждому синхроимпульсу с выхода первогоэлемента И 6 осуществляются вправо черезвторой и третий элементы И 15 и 16 и третий5 элемент 27 задержки, а влево через четвертый и третий элементы И 17 и 16 и третийэлемент 27 задержки. Счет двоичного кодав счетчике 22 импульсов осуществляется через пятый элемент И 18 и третий элемент 2710 задержки.Завершение каждого текущего пакетагенерации осуществляется по сигналу переполнения счетчика 8 импульсов, настроенного в общем случае на максимально15 возможный пакет генерации, равный 2"-1тактов, где п - разрядность регистра 2 исчетчика 8 импульсов,При необходимости однопакетной генерации адрес конца пакета, зашигый в адап 20 тере 12, равен коду АН пакета. В этом случаепо сигналу переполнения счетчика 8 импульсов, поступающему на вход (опроса)блока 9 сравнения, происходит сравнениеравных кодов, в результате чего сигнал с25 выхода блока 9 сравнения устанавливает вноль первый триггер 5 и прекращает процесс генерации,В случае многопакетной генерациина выходе блока 13 памяти используются30 последовательно два и более различныхкодов. При этом блок 9 сравнения вырабатывает сигнал сравнения только по соответствующему последнему сигналупереполнения счетчика 8 импульсов.35 Количество различных генерируемыхтаким образом кодов, отличающихся друг отдруга составом кодов или их очередностью;достаточно велико даже для однопакетнойгенерации, После завершения текущего па 40 кета генерации и перед началом очередногопакета генерации остаточный код в регистра 2 сдвига не сбрасывается, что позволяетосуществлять генерацию с ненулевым начальным кодом регистра 2 сдвига.45 Формула изобретенияГенератор двоичной последовательности, содержащий последовательно соединенные генератор тактовых импульсов,формирователь одиночного импульса, пер 50 выйэлементзадержки, первый триггер, первый элемент И, первый счетчик импульсов,второй элемент задержки, второй счетчикимпульсов и блок сравнения, выход которого соединен с вторым входом первого триг 55 гера, адаптер, первая группа выходовкоторого соединена с группой входов второго счетчика импульсов, выходы которого соединены с группой входов блока памяти,группа выходов которого соединена с первой группой входов группы элементов И,1774474 Составитель В.ОлейниковТехред М,Моргентал Корректор Л. Ливринц Редактор Заказ 3934 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 группа выходов которой соединена с группой входов сумматора по модулю два, выход которого соединен с первым входом регистра сдвига, выходы которого соединены с второй группой входов группы элементов И, элемент ИЛИ, второй элемент И, первый вход которого соединен с выходом третьего элемента задержки, вход которого соединен с первым входом первого счетчика импульсов, второй вход которого соединен с вторым входом регистра сдвига и с выходом Формирователя одиночного импульса, второй вход которого соединен с шиной Пуск, последовательно соединенные первый элемент НЕ и третий элемент И, выход генератора тактовых импульсов соединен с вторым входом первого элемента И, выход первого счетчика импульсов соединен с входом блока сравнения, вторая группа выходов адаптера соединена с второй группой входов блока сравнения, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей за счет увеличения числа Формируемых последовательностей, в него введены четвертый и пятый элементы И, последовательно соединенные второй элемент НЕ, шестой элемент И и второй триггер, седьмой элемент И, последовательно соединенные третий счетчик импульсов и группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которой соединены с соответствующими входами адаптера, третья группа выходов которого соединена с группой входов регистра сдвига, третий и четвертый входы которого соединены соответственно с выходом третьего элемента И и с выходом чет вертого элемента И, первый вход которогосоединен с вторым входом третьего элемента И и с выходом второго элемента И, второй вход которого соединен с первым выходом блока памяти, второй выход которого среди нен с входом первого элемента НЕ и с вторым входом четвертого элемента И, вход сумматора и по модулю два соединен с выходом элемента ИЛИ, первый вход которого соединен с входом второго элемента НЕ и с 15 третьим выходом блока памяти, четвертыйвыход которого соединен с первь 1 м входом пятого элемента И, выход которого соединен с первым входом третьего счетчика импульсов, второй вход которого соединен с 20 вторым входом второго счетчика импульсов,с вторым входом регистра сдвига и вторым выходом шестого элемента И, выход третьего элемента задержки соединен с втормм входом пятого элемента И и первь 1 м вхо дом седьмого элемента И, выход которогосоединен с вторым входом второго триггера, выход которого соединен с вторым входом элемента ИЛИ и вторым входом седьмого элемента И, выходы регистра 30 сдвига соединены с второй группой входов группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,