Импульсно-фазовый детектор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) ( 973 15 Н 03 К 9 НИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Белорусский государственный университет им. В.И. Ленина(72) В.Л. Козлов и В,А. Фираго (53) 621,376.239(088,8)56) Авторское свидетельство СССР М 1226606, кл. Н 03 К 9/04, 1986.Авторское свидетельство СССР М 1492462, кл, Н 03 К 9/04, 1987,(54) ИМПУЛЬСНО-ФАЗОВЫЙ ДЕТЕКТОР (57) Изобретение относится к импульсной технике и может быть использовано в устройствах с автоподстройкой частоты и фазы, а также в системах передачи и преобразования информации; Цель изобретения - расширение диапазона преобразования разности фаз, Импульсно-фазовый детектор содержит О-триггеры 1, 2, элементы 3, 4 задержки, элемент ИЛИ-НЕ 13, интегрирующий конденсатор 16, транзисторы 18, 19, резисторы 14, 15, 17, 20, триггер 21, ключ 22, блок 23 запоминания и буферный усилитель 24. Введение в него элемента 2-ЗИ-ИЛИ 5, инверторов 6,7, согласующего трансформатора, транзисторов 9, 10, конденсаторов 11, 12 и резистора 25 позволило уменьшить время разряда интегрирующего конденсатора и использовать полярность выходного напряжения для указания опережсния или отставания одного из сигналов относительно другого, тем самьм расширить диапазон преобразования разности фаз входных сигналов. 2 ил., 48:,;. 814 г 1 Э От(;.:С:.1: С. ( 11 МПуЛЬСНОЙ Гэ нике и мазе; бьп ь ис;1 с.1;зовано в уст- ЗЬ1 а 1(кге .= Соте1:,ВРЕДВЧИ И ; РООб .-.". Зо Я 1111 ИЯ И ф О;. М 81 И 5-., . 1 п "зоббреге 4 яг СВР;.".:. ся расширг= Ь г 1 г, а. , В З,1 ЧП ,1 П Э" 1,% 1 г 1 я раЗНОС П 1 Я.4 И" КО .л;18 Э ОО 1 О, СаХЭ г,. ТЙ ШИНОЙгель . -., а . ко 4 лехг;:,эом т.;,.11 зис 10 ра 9 не СООДИ 1 81 С КОГ л К ООО;, -аНЗИГ ТООа 110ЗМ 1 гТтег готсг 1 ОГО СОЕДИвен С Обшей ШИНОИ, -. Оазас вь 1 ходом зле 48 н-;".1,:;-1 яГ; .,вторь 1 М входо;. триг 1 ера,.Чеэез резистор 50 25 и с Обвце. ш 4 Н О;1 ч 8 рез гервичную Обмот" Ку СС 4 ГЛВСгуЮЦВГР : равСфорМа 1 Ооа 8, В ГОРИЧ" ная ОбмоГка котооого подк) Ючена П Р )ТИ В ф Я ЗГЯ Я 8 И З М ИГ-, .-. РУ г Г а Н 4Г.ОГа С Г 1 рдЧЕМ ПЕОВЫЙ В г 4 1 ри"-еоа 21 гОединен с вьходом элемента1 Л.4 И+11-., его ПОЯМОЙ ВЬХОД - ". Г 1 ОВНГ 1 Я;11 гМ ВХОЛОМ ключа .,2, еаза и зм.1 Ттег 1 тпа 1-,;: истора 1;.в чеоез;1 ез 11 ст:1 РЬ., 7 :. "иной пеРВОГ, и ст О ч н и к 3 и 11 т а 1. и я, а г а 3 а и 3 м и Г те р 1 р.:. 1 зистора 19 - через резисторы 15, 20 с шинойВТОроГО ИСТОЧНИКа ПИТВНИЯ ПРОТИВогОЛОЖной к первому полярности, Эле 1 енты 3, 4задержки могут быть выполнень с гомогцьюсоединенных последовательно логическихинверторов или на стандартных,1 ин ях; инверторы 6, 7 могут быть выполне 1 ы на оснОве микросхем К 155 ЛИ 6 или ,155 Г 1 г 8 стремя сОстояниями на Вь 1 ходв для ОГО, 1 тс".,ы к входам установки 81 Оль 3-триггеров 1,2 можно было подключить стандартные цеПИ устаНОВКИ ИХ В г 1 ОЛЬ,-.га: ВКдКЧЕНИИ ПИта ".я, напри " ". интеГриду 1 огцие цепОки,Г 1 одключенные к шине источника питания,клОч 22 мо:К 8 т быть Выполнен на Ос 14 ОВ 8микросхем 590 сери 4 л, блок 23 запоминания-, г 1 ростей вем сг;учае может быть Выг;Олненпа Ос.Ове Овторител на операционномТСИЛИ 18 ле С ЗапоминагсЦИМ ХОНДВНСЭТОООМВ ц 61,и на рузки, а Оуфернь(й усилитель 241. О(ет быть ВЫ 11 олнен на основе повторитеЛЯ НапгР, - ,жЕНИЯ На ОПЕРВЦИОННОМ УСИЛИтеЛЕВХОДНЫМ КВСКВДОМ На Пг 4 леВЫХ ТРВНЗИСТРрах,Ь ,. Г 1 ьсО-фззовый Детектор работаетслз Дуюцим Образом.14 ри Вк-,очении питания Григгеры 1, 2У;тчНОВЛ 8 еы С УгввеЕ СОСГОЯНИВ, г 48 ИХ НЕ"11" Вртиру 101 цИх Выходах и на выход 8 э:18118.:. Га 5 .сГанавлиеаются уровни лОГ. 01 оач;,Стоэы 9, 10 18, 13 закоыть 1, зарядите;рируюгдего конденсатора 16 не опреВ 8 ЛВН.,Г;г В "Г 4 ГЯУ(ИМ 1 ГО ВЕКУЩИЙ ГЕРИОД ИЗ,;":,.,Вни;1 мпульс а первой входной шине.р,;ход 4 Г ра:-1 Ье 4 .1 Г 1(льса нг Вторс 1 й входной ш.4 не фиг, 2 а, б 1). .4 а Выходе злемента 511 ОУВТСЯ Сиа Лг, 1 (фиг 1тельно, Гь коСрого;:авва времени задерж(и входного си нала элема том 3 =1 о времяОПРВД 811 яетев ВРВМОНВМ РазрЯДа инт 83 ОИОУ 1 Оцего конденсатораГэ.ИГнал,пог,сьХода 8448184 таат,(рое-, транзисторы 9,О через которые проиэоивгт разпяд конденсатора 5 независимо о; его полярности, так .;а 1; транзисггоры 9, 10 Выбраны сЯЗЛИЧНЬМ ТИПО 4 ПРОВОДИМОСТИ ХОДНОЙимпульс через элемент,. поступит на Входсинхронизации триггера 2 и установит его вединицу, а через инвертор 6 подтвердит ну:евое состояние триггера 1, при этом сигна.ом "лог. 1 с выхода злемента 5 будетусгансвлен В ноль риггер1 фиг, 2 Д), выходной сиГнал которо:О закроет ключ 21,тем самым связь конденсатора 16 и блока 23запоминания будет разоована, Отрицатель.Ый импульс фиг. 2 Г 1 с инверснОГО выхОДВтоком, определяемым величиной резистора17, начнет заряжаться конденсатор 16. Приприходе входного импульса по второй входной шине он через элемент 4 подтвердитнулевое состояние триггера 1, а через инвертор 7 установит в нулевое состояниетриггер 2. Транзистор 18 закроется и зарядконденсатора 16 и рекратится.Таким образом, время заряда конденсатора 16 определяется временем между импульсами, приходящими по входнымшинам, т,е, "фазой", а напряжение на конденсаторе 16 будет строго пропорционально этой "фазе", так как заряд его происходитстабильным током (фиг. 2 е).При установке в ноль триггера 2 на выходе элемента 13 появится сигнал "лог. 1",который установит в единицу триггер 21,при этом ключ 22 будет замкнут и произойдет перезапись заряда с конденсатора 16 вблок 23 запоминания и на выходной шинеустройства через буферный усилитель 24появится напряжение, пропорциональное"фазе" входного сигнала.При приходе следующего импульса попервой входной шине прОцесс повторяется,причем выходной сигнал на выходе устройства сохраняется до окончания псвторногоразряда и заряда конденсатора 16, так какв это время ключ 22 разорван и выходноенапряжение формируется блоком 23 запоминания.Если в текущий момент времени первым поступит импульс по второй входнойшине, то процесс будет происходить аналогичным образом, но с установкой в единицутриггера 1, При этом через разделительныйконденсатор 12 будет открыт положительным импульсом (фиг. 2 д) с неинвертирующего выхода триггера 1 транзистор 19, черезкоторый стабильным током, определяемымвеличиной резистора 20, от отрицательногоисточника будет заряжаться конденсатор16.Таким образом, на выходе устройстваформируется напряжение, величина которого пропорциональна разности фаз входных импульсов, а полярность определяет покакой из входных шин входной сигнал приходит первым фиг. 2 и). Благодаря введениюв импульсно-фазовый детектор новых элементов и связей получена возможность однозначного преобразования разности фазвходных импульсов во всем наблюдаемоминтервале,В то же время возможность выбора иминимизации времени разряда конденсатора 16 с помощью выбора величины задержки в элементах 3, 4 и выбора транзисторов9, .10 позволило повысить быстродействие 5 10 15 20 25 30 35 40 45 50 55 устройства и тем самым расширить динамический диапазон преобразуемых сигналовза счет исключения "мертвого времени". Формула изобретения Импульсно-фазовый детектор, содержащий включенные последовательно ключ, блок запоминания и буферный усилитель, выход которого соединен с выходной шиной, интегрирующий конденсатор, выводы которого соединены с общей шиной и входом ключа соответственно, первый транзистор, база и эмиттер которого соединены через первый и второй резисторы с шиной первого источника питания, а коллектор - с входом ключа, второй транзистор, база и эмиттер которого соединены с первыми выводами третьего и четвертого резисторов, первый и второй О-триггеры, информационные входы которых соединены с инверсными выводами второго и первого О-триггеров соответственно, третий триггер, первый вход которого соединен с выходом элемента ИЛИ-НЕ, и первый и второй элементы задержки, о т л и ч а ю щ и й с я тем, что, с целью расширения диапазона преобразования разности фаз, в него дополнительно введены первый и второй инверторы, элемент 2-3 И-ИЛИ, пятый резистор, согласующий трансформатор, третий и четвертый транзисторы с противоположным типом проводимости и два конденсатора, при этом входы первого и второго элементов задержки соединены соответственно с первой и второй входными шинами и первыми входами элемента 2-3 И-ИЛИ, вторые входы которого соединены соответственно с инверсными выходами первого и второго О-триггеров, а третьи входы - с входами установки в "0" первого и второго О-триггеров, и выходами первого и второго инверторов соответственно, входы которых соединены с выходами первого и второго элементов задержки и входами синхронизации второго и первого О-триггеров соответственно, прямые выходы которых соединены с входами элемента ИЛИ-НЕ, а инверсный и прямой выходы соответственно через первый и второй конденсаторы - с базой первого транзистора и с базой второго транзистора противоположного типа проводимости, коллектор которого соединен с коллектором третьего транзистора, эмиттер которого соединен с коллектором четвертого транзистора с противоположным к третьему типом проводимости, эмиттер которого соединен с общей шиной, а база - с вторым входом третьего триггера и выходом элемента 2-ЗИ-ИЛИ через пятыл резистор и с общей шиной через первичную1698973 го соединен с прямым выходом третьего триггера, а вторые выводы третьего и четвертого резисторов подключены к шине второго источника питания с противог;оложной 5 к первому полярностью,оозовтал СоставительТехред М.Мор ректор Э,Лончаков едактор М.Бандур Заказ 44 О 1 Тираж БНИИПИ Государственного комитета по изобретени 113035, Москва, Ж, РаущскаяГКНТ СССР Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 1 О обмотку согласующего трансформатора, вторичная обмотка которого подключена противофазно к базе и эмиттеру третьего транзистора, коллектор которого соединен с входом ключа управляющий вход котороПодписноеям и открытиям инаб., 4/5