Детектор частотно-манипулированного сигнала

(21) 4 (22) 2 (46) 1 (71) К Бюл, уф 1 торско-тех м проиэвод ческо олог твом опытн 11(54) ДЕТЕКТОНОГО СИГНАЛА (57) Изобрет технике. цел точности дет малым разнос относится диоышениев с ь изобретенияектирования си ом несущи м увеличе тот. Дете частои чисор сод однов тируе еменно 1 х час а дет ержит ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГННТ СССР ЧАСТОТНО-МАНИПУЛИРОВАН ормирователь 1 информационного сигнала, г-р. 2 импульсов, делитель 3 частоты, счетчик 4 импульсов, дешифратор 5, постоянные запоминающие блоки 6 и 24, эл-ты ИЛИ 7 и 8, Р-триггеры 9, 10, 12, 17, 18, 19 и 20, зл-ты НЕ 11,4 и 16, эл - ты И-НЕ 13 и 15, регистры 21, 22, 23 и 25 и источник 26 сигнала логической "1". Повышение точнос - ти детектирования сигналов обеспечивается эа счет устранения провалов и выбросов на выходах устройства, которые возможны в условиях действия импульсных помех, когда в канале связи в посылке одной частоты может присутствовать один или несколько периодов непередаваемой частоты. Уве- Ж личение числа детектируемых частот расширяет функциональные воэможности детектора, т.к. в ряде случаев имеется необходимость в применении устройств, имеющих три выхода. 1 ил.Изобретение относится к радиотехнике и может быть испсл 1 зовано в циф. равых системах обработки частотно" манипулированных сигналов.Цель изобретения - повышение точ" ности детектирования сигналов с малым разносом несущих частот при одновременном увеличении числа детектируемых частот, 1 ОНа чертеже представлена Аункциональная электрическая схема предлагаемого детектора частотно-манипулированного сигнала.Детектор частотно-манипулирован ного сигнала содержит входной формирователь 1 информационного сигнала, генератор 2 импульсов, делитель 3 частоты, счетчик 4 импульсов, деппфратор 5, первый постоянный запоминающий -,0 блок 6, первый 7 и второй 8 элементы ИЛИ, первый 9 и второй 10 И-триггеры, первый элемент НЕ 11, третий Э-триггер 12, первый элемент И-НЕ 13, второй элемент НЕ 14, второй элемент 25 И-НЕ 15, третий элемент НЕ 16, четвертый 17 пятый 18, шестой 19 и седьмой 20 П-триггеры, первый 21 и второй 22 регистры, третий регистр 23, второй постояиньы запоминаю 1 щ 1 й блок 24, четвертый регистр 25 и источник.26 сигнала логической "1".Детектор частотна-манипулированного сигнала работает следуощим образам. 35Входной формирователь 1 информационного сигнала предназначен для преобразования входного сигналя в цийравай сигнал, например сигналов телефонной линии связи в цифровой сигнал. Он мажет также осуществлять селекцию по принципу: широкая полоса - ограничитель - узкая полоса.Генератор 2 импульсов, первый 11, второй 14 и третий 16 элементь 1 НЕ, третий -триггер 12, первый 13 и вто- рой 15 элементы И-НЕ, делитель 3 частоты, а также первый 9 и второй 10 .0-триггеры представляют собой блок управления. Четвертый 17, пятый 18, шестой 19 и седьмой 20 В-триггеры, первый 7 и второй 8 элементы ИЛИ, счетчик 4 импульсов, первый 21 и вто-. рой 22 регистры, а также источник 26 сигнала логической "1" представляют собой преобразователь период - код, 0-триггеры 17-20 генерируют последовательности импульсов, сдвинутых адин относительно другого и.11 авторяющих частоты входного модулированного саабще 1 аи, Первая последовательность импульсов через второй элемент ИЛИ 8 поступает на синхровход первого регистра 21. При этом на выходе первого регистра 21 Фиксируются двоична-десятичные коды счетчика 4 импульсов, определяощие длительности периодов входного сигналя. В следующие за этими моменты времени импульсы второй последовательности, поступающие на вход установки счетчика 4 импульсов, сбрасывают его, после чего возобновляется заполнение счетчика 4 импульсов импульсами опорной частоты, При дпительных перерывах связи а также в случае действия помех возможна переполнение счетчика 4 импульсов, В этом случае высокий уровень напряжения с выхода старшего разряда счетчика 4 импульсов блокирует первый элемент ИЛИ 7, я также устанавливает на выходе втор.га элемента ИПИ 8 высокий уровень логическага напряжения диксиру 1 ощий на выходе первого регистра 21 нулевой кад счетчика и 1 пульсав, Таким ааразом осуществляется сгряни 1 че 11 ие частотной характеристики детектора снизу, Дальнейшая демодуляция осуществляется зя три микрацикля. В первом микроцикле выход 11 ои кад первого регистра 21 переписывается ва второй регистр 22 ОпредзлЯющий показаниЯ де 111 ийратсра 5. Дешифратор 5 предназначен,цля преобразования двоична-десятичнаго кода второго регистра 22 в унитарнь.й двоичный код. Стяр 1 тий разряд дешФрятара отвечает за селекцию верхней несущей частоты (например, 17 КГц), промежуточный - зя селекцию средней несущей частать 1 (например, 1 р 5 крцг, а младший - зя селекцию нижней несущей частоты 1,например, 1,3 крц) при условии, чта де 1 ш 1 Ърятор имеет три выхода, У 1 тамянутый унитарный код обрабатывается третьим регистром 23, первым постоянным зяпаминя 1 о 11 ою блокам б, вторым запоминающим блокам 24 и четвертым регистром 25, которые представляют собой логический блок. При этом пс;:в .Й постоянный зяпаминазо 1-ий блоки третий регистр 23 Определяют Функцию переходов, а второй постоянный запоминающий блок 24 и четвертый регистр 25 - Функцию выходов.Четвертый регистр 25 йиксирует новое значение второго пастсяннага запаминасщего блока 24. В третьеммикро;:плкле третий регистр 23 Аиксирует новое зна ление первого постоянного запоминающего блока б.1 Овьш 1 ение точности детектирования сигнала обеспечивается за счет устранения провалов и выбросов на выходах устройства, которые возможны в условиях действия импульсных помех, когда в канале связи в посылке одной часто- о ты может присутствовать один или несколько приодов непередаваемой частоты. Увеличение числа детектируемых частот расширяет Аункциональные возможности детектора, так как в ряде случаев имеется необ:;одимость в применении устройств, имеющих три выхода. Нри этом третий выход мно использовать, например, для управления в системах обработки информации. Схемотехнхческое построение предлагаемого детектора позволяет изменять значения при".имаемых частот., Форму гистерезиса, время ггерехода с одной частоты на другЪн. Для этого необхо димо изменить прошивку постоянных запоминаюгшлх блоков и дещийратора,Устрой:тво может быть реализовано на интегральных микросхемах серии 555, децптйратор - на КР 55 бРТ 15, первый ЗО постоянный запоминающий блок 6 - на 1(г 556 РТ 18, второй постоянный запоми - нающий блок 24 - на КР 55 бРТб.Формула и з о б р е т е и и я35Детектор частотно-:ланипулированноо сигнала содержашлй входной формирователь информационного сигнала, генератор импульсов. делитель частоты,о счетчик импульсов, дешиАратор, первый постоянный запоминающий блок, первый и второй элементы ИЛИ, первый и второй триггеры, о т л и ч а ю ; и йс я тем, что, с целью повышения точ ности детектирования сигналов с малымразносом несущих частот при одновременном увеличении числа детектируемых частот введены последовательно соединенные первый элемент НЕ и третий 0-трггггер, прямей выход которого "оединен с первым входом первого элемента И-НЕ, выход которого соединен с входом второго элемента НЕ, инверсныл выход третьего В-триггера соеди 55 нен.с его инФормационным входом и с первым входом второго элемента И-НЕ, в 1 гход которого соединен с входом третьего элемента НЕ и с тактовым входом первого В-триггера, вторые входы первого и второго элеменгов И-НЕ соединены с входом первого элемента НЕ и с выходок генератора импульсов, последовательно соединенные четвертый, пятый, шестои и седьмой Э-триггеры, последовательно соединенные первый и второй регистры, третий регистр и последовательно соединенные второй постоянный запоминающий блок и четвертый регистр, выходы которого являются выходамн детектора частотно-манипулированного сигнала, при этом тактовыи вход четвертого В-триггера соединен с выходом входного Формирователя информационного сигнала, информационный вход четвертого Э-триггера и его вход сброса соединены с выходом источника сигнала логической "1" и с инверсным выходом седьмого Л-триггера соответственно, прямой выход седьмого П-триггера соедйнен с входом установки счетчика импульсов, тактовый вход пятого 0-триггера соединен с выходом первого эле-, мента И-НЕ и. с первым входом первого элемента ИЛИ, тактовый вход шестого В-триггера соединен с выходом третьего элемента НЕ и с тактовым входом второго О-триггера, тактовый вход седьмого В-триггера соединен с входом третьего элемента НЕ, информационные входы пятого, шестого и седьмого В-триггеров соединены соответственно с их входами сброса, информационные входы первого и второго й-триг.геров соединены с выходом делителя частоты, вход которого подключен к выходу второго элемента НЕ, и с син-. хровходом второго регистра, первый вход второго элемента ИЛИ соединен с инйормационным входом седьмого В-триггера, вторые входы первого и второго элементов ИЛИ подключены к выходу старшего разряда счетчика импульсов, вход которого соединен с выходом первого элемента ИЛИ, выходы других разрядов счетчика импульсов соединены с соответствующими входамл первого регистра, синхровход которого поДключен к выходу второго элемента ИЛИ, выходы второго регистра соединены с соответствующими входами дешийратора, первая группа выходов децийратора соединена с первой группой входов первого постоянного запоминающего блока и с второй группой входов второго постоянного запоминающего блока, первая группа вхо1649 б 83 Составитель В.ЦветковТехред М.Дидык Корректор Н.Ревская Редактор А.Маковская Заказ 1526 Тираж 397 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям ври ГКНТ СССР 113035, Москва, ЖРаушская наб., д. 4/5 производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,10 дов которого соединена соответствен .но с выходами четвертого регистра,выходы первого постоянного запоминающего блока соединены с соответствующими входами третьего регистра, выходы третьего регистра соединены с второй группой входов первого постоянного .запоминающего блока и стретьей группой входов второго постоянного запоминающего блока соответственно, причем синхровходы третьего и четвертого регистров соединеныс прямыми выходами первого и второго0-триггеров соответственно,