Устройство для распределения заданий процессорам
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИчЕСКихРЕСПУБЛИК Р 15/20, 9/46 ИСА БРЕТЕ А М 4пин, Ю юмене лемент ИЛИ 12, й, элемент И 14, ор 16, тактовый од опроса 18 устды 19 устройства, ы 20 устройства, да 23, 24 блока 13. бора заданий (фкаждом из которпу элементов ИНЕ 28, группу ззаданий содерж30, группу элемритета,Блок выканалы 25, вгруппы, групментов И -блок выбораментов ИЛИузел 32 прио г.2) содержит ых триггеры 26 7, группу элеементое И 29, ит группу элентов ИЛИ 31 и В исходном ходятся в нуле но в матриц ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР КОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение оной технике и можкачестве диспетчер етельство СССР 6 Р 15/20, 1983, етельство СССР 6 Е 15/20, 1985.ДЛЯ РАСПРЕДЕЛЕНИЯ ССОРАМтносится к вычислительет быть использоеано в а для распределения заИзобретение относится к вычислительной технике и может быть использовано в качестве диспетчера для распределения заданий процессорам в многопроцессорной вычислительной системе при вертикальном распараллеливании программ, когда количество потоков данных больше количества процессоров.Цель изобретения - повышение быстродействия устройства.На фиг.1 представлена структурная схема устройства для распределения заданий процессорам; на фиг.2 - структурная схема блока выбора заданий.Устройство (фиг,1) содержит каналы, в каждом из которых группа триггеров 1, группы триггеров 2, группу элементов И 3, группу элементов И 4, группу элементов НЕ 5, группу элементов И 6, группу блоков элементов И 7. Устрсйство содержит группу элементов ИЛИ 8, группы элементов И 9, 10,Я 3 1624473 А 1 даний процессорам в многопроцессорной вычислительной системе (МВС) класса МКМД при вертикальном распараллеливании и рограмм. Цель изобретения - повышение быстродействия устройства, Устройство содержит каналы, а в каждом канале три группы элементов И, группу блоков элементов И, группы элементов НЕ, две группы триггеров, Устройство содержит группу элементов ИЛИ, блок выбгГ,в заданий, счетчик, группу триггеров, элемент ИЛИ, элемент И, дешифратор. При освобождении любого процессора очередное задание распределяется сразу до окончания текущего задания, 2 ил,группу триггеров 11, э блок 13 выбора задани счетчик 15, дешифрат вход 17 устройства, ех ройства, сигнальные вхо информационные выход входы 21, 22 бока 13, еыхо тройство работает следующи состоянии есе триггеры нам состоянии. Первоначальтриггеров 1 заноситсяинформация о топологии пройденных путеи (установочные входы на схеме не показаны), В триггеры 2 заносится информация аналогичная, за исключением информации о последних вершинах, По управляющему сигналу, который поступает на вход 17, в триггеры 11 заносится информация о свободных процессорах по гходам 19 устройства. Если свободен хотя бы один процессор, то единичный сигнал, пройдя через элемент ИЛИ 12, подается наэлемент И 14 и на группу элементов И 9. На вход 18 устройства подается управляющий сигнал, частота которого больше частоты управляющего сигнала, который подается на вход 17 устройства, Единичный сигнал с выхода элемента И 14 подается на счетчик 15 и с него на дешифратор 16, с выхода дешифраьора сигналы подаются на первые входы элементов И группу 6, На вторые входы этих эле. ментов подается информация с триггеров 1, Единичные сигналы с трип еров 1 проходит через элеМенты И 6, элементы ИЛИ В, элементы И 9 и подаются на входы блока 1 Я. Блок 13 работает следующим образом, Сигналы, поступающие на входы 21 бло. ка, проходят через узел 32, который выделяет один сигнал. Выделенный си нал поступает на вход элемента И группы 21. На второй вход элемента поступает сигнал с соответствующего триггера 11, Если триггер 11 находится в единичном состоянии, го сигнал с узла 32 поступает на вход установки в "1" триггера 26 группы. Если триггер 11 находится в нулевом состоянии, тп сигнал проходит через элементы И - НЕ 28 и И 29 групп для установки следующего триггера 26 группы. Сигнал с выхода триггера 26 группы поступает на входы элементов ИЛИ 31 и ИЛИ 30 групп. С выхода элементов ИЛИ 31 группы единичный сигнал поступает на вход установки в "0" соответству,ощего триггера 11. Это говорит о том, что процессор начал обработку соответствующей вершины. Одновременно сигнал с выхода элемента ИЛИ 30 группы поступает на элсменты НЕ 5, С выхода элементов НЕ 5 сигнал подается на вход элемента И 4 группы. На вторые входы элементов И 4 группы подаются сигналы с инверсных выходов триггеров 1. С выхода элемента И 4 группы сигнал поступает на вход установки в "0" триггера 2 группы. С выхода триггеров 2 группы сигнал подается на входы управления блоког 7, который разрешает прохождение единичных сигналов с остальных триггеров 1, Сброс триггера 2 свидетельствует обокончании обработки соответствующей вершины. 10 15 г;ч 25 30 35 40 45 50 Формул, иэоГретения Устройство для распределения заданий процессорам, содержащее группу триггеров, элемент И, элемент ИЛИ, счетчик, блок выбора заданий, две группы элементов И, группу блоков элементов И, группу элементов ИЛИ, каналы, а в каждом канале пеовую группу триперов, о тл и ч а о щ ее с я тем, что. с целью повышения быстродействия, устройство содержит деаид ратор, а в каждом канале вторую -руппу триггеров, три групп, эле; ьентов И и группу элементов НЕ, причем прямой выход каждо "о триггера первой группы кажлого канала соединен с первым вхо, )м одноименного элемента И пеовой группы своего канала, выходы элементов И первой руппь к,.доо канала соединены с инфо,м.:ционцыми входами одноименного блока м,;ментов И, второй вход каждого элс лента 1 первой группы во всех каналах соединен с одноименным выходом дешифра-ор", входы которого соединены с выходами счетчика, счетный вход когорого средине, с вь.ходом элемента И, первый вход кото ьсго соединен с входом опроса устройства управляющий вход каждого блока эл;:ме гов И гоуппы соединг:н с выходом ;ервого триггерэ второй Группы одноиР еаного канала, вьход и( рво го элемента И ,.рвой групг,ы в каждом канале с,единен с первым входом одноименного элемента И в-прой группы данно, о,знал; первыеходы элементов И второй гр.ьпы, начиная с второго в каждом : авале, соединены с вь:ходами блока элементов И группь; одноименного с номером канала, выход первого элемен.а И первой группы каждого канала и выходы каждого блока элементов И группы соединены с входами одноименного элемента ИЛИ группы, ьь.ход каждого элемента ИГ 1 И группы соединен с первь м входом одноименного элемента И первой группы, ворые входы которых соединены с выходом элемента ИЛИ и вторым входом элемента И, входы элемента ИЛИ соединены с входами триггеров группы, входы сброса которь;х сосдинены с первой группой выходов блока выбора заданий, вторая группа выходов которого является руппой информационных выходов устройства, каждый и коьорых соединен с вторыми входами элементов И второй группы одноименного канала и в атом канале через элементы НЕ группы с пеовыми входами элементов И третьей группы, в каждом канале выход элемента И второй группы соед.анен с входом сброса эдноименного триггера первой груг.пы, инверсный выход триггера первой группы, кг,эме пы;леднего, 1624473соединен в своем канале с вторым входом одноименного элемента И третей группы, выход каждого элемент-: И трет;е, группы соединен с входом сброса одноименного триггера второй группы своео канала, выходы элементов ИЛИ группы соединен с информационными входами блока выбора заданий, входы запуска которого соединены с выходами триггеров группы, единичные входы которых соединены с выходами 5 элементов И второй группы и входамисброса блока выбора заданий..Долин и Долинич венно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Заказ 192 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская нэб., 4/5
СмотретьЗаявка
4627340, 27.12.1988
ВОЙСКОВАЯ ЧАСТЬ 25840-Ф
СКОРЛУПИН ИВАН ФЕДОРОВИЧ, ТЮМЕНЕВ ЮРИЙ ВАСИЛЬЕВИЧ, МЕТЕЛЕВ АЛЕКСАНДР ВИКТОРОВИЧ
МПК / Метки
МПК: G06F 15/20, G06F 9/46
Метки: заданий, процессорам, распределения
Опубликовано: 30.01.1991
Код ссылки
<a href="https://patents.su/4-1624473-ustrojjstvo-dlya-raspredeleniya-zadanijj-processoram.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для распределения заданий процессорам</a>
Предыдущий патент: Устройство для моделирования систем массового обслуживания
Следующий патент: Устройство для моделирования канала передачи данных
Случайный патент: Прибор для измерения внутренних диаметров