Устройство для измерения длительности импульсов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИ ХРЕСПУБЛИН ЯО 1622 4 А 1 О 1)5 " 01 К 29/02 ОПИСАНИЕ ИЗОБРЕТЕНИ А ВТОРСКОМ ИДЕТЕЛЬСТВУ 75138/21(56)Рф 542 СР 7. Р 95 ТЕЛЬ (57) тике техн ОСУД АРСТВЕННЫЙ НОМИТЕТПО ИЭОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР 23. 01. 91. Бюл. Рф 3Челябинский политехническт им. Ленинского комсомолВ,С.Жабреев и Д,А.Кундий621.317(088,8)Авторское свидетельство С169, кл. С 04 Е 10/04, 19торское свидетельство ССС229, кл. С 04 Г 10/04, 19 УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДЛИОСТИ ИМПУЛЬСОВ Изобретение относится к автом и контрольно-измерительной ке и монет быть использовано измерения длительности двухполярь,с: периодических импульсных сигналов. Целью изобретения является повьппение точности при измерении длительности симметричных биполярных импульсов в условиях помех, Устройство содержит Фаэовьп детектор 1, Фильтр 2, аналого-цифровой преобразователь 3, вычис лительный блок 4, первьп 5 и второй 7 формирователи опорных импульсов, цифроаналоговый преобразователь 8, расширитель 9 импульсов, интегратор1 О со сбросом, конпаратор 11, кодоуправляеньп элемент 6 задержки, содержацш эталонньп 3 генератор 23, счетчик 13 импульсов и компаратор 14 кода.1 з,п. Ф-лы, 2 ил.Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано для измерения длительности двуполярньм пе 5риодических импульсных сигналовЦель изобретения - повышение точности при измерении длительности симиетричньм биполярных импульсов в условиях помех. 1 ОНа Фиг.1 представлена Функциональная схема устройства; на Фиг.2 - диаграммы, поясняющие его работу (Пимпульс на выходе первого Формирователя опорных импульсов Цд - на выходе подстраиваемого генератора,П - - нз выходе расширителя импульсов,в 4. - н первом и втором входах компаратора, Б 5 - на выходе компаратора, Ц - на выходе второго Формирователя опорньм импульсов.Устройство содержит Фазовый детектор 1, ильтр 2, аналого-цифровойпреобразователь (АЦП) 3, вычислительный блок 4,первый формирователь 5 25/опорных импульсов, кодоуправляемыйэлемент 6 задержки,второй Формирователь 7 опорных импульсов, цифроаналоговьп преобразователь (ЦАП) 8, оасширитель 9 импульсов, интегратор10 со сбросой и компаратор 11 напряжений, Кодоуправляемый элемент 6 задержки содержит эталонный генератор12, счетчик 13 импульсов и компаратор14 кода.При этом последовательно соединеныФазовьп 1 детектор 1, Фильтр 2, АЦП 3.и вычислительный блок 4, первый выход которого подключен к второму входу кодоуправляеиого элемента 6 задержки и первому выходу устройства. Вы"ход кодоуправляемого элемента 6 задержки через последовательно соединенные расширитель 9 импульсов, интегратор 10 со сбросом, компаратор 11 45напряжений и сюриирователь 7 опорных импульсов подключен к второмувходу фазового детектора 1, к первому входу которого подключен вход устройства и вход 5 формирователя опор 50ных импульсов, выход которого подключен к первому входу кодоуправляемого элемента 6 задержки.Второй выход вычислительного блок а4 подключен к второму выходу устройст- .5ва и входу ЦЛЛ 8, выход которого подключен к второму входу компаратора 11напряжений. В.орой вход интегратора1 О соединен с его первым входом. Перный вход компаратора 14 кода является вторыи входои кодоуправляемогоэлемента 6 задержки, второй вход которого подключен к выходу счетчика13 импульсов, первый вход которогоявляется первым входом кодоуправляемого элемента 6 задержки, второйвход счетчика 13 импульсов подключенк выходу эталонного генератора 12,при этом выходом кодоуправляеиогоэлемента 6 задержки является выход14 компаратора,Устройство работает следуюции образом.Импульсная последовательность,длительность импульсов которой необходимо измерить, поступает на первый вход Фазового детектора 1, навторой вход которого поступают задержанные опорные импульсы с выходаформирователя 7 опорных иипульсов.Предположим, что длительность измеряемого импульса больше времени задержки опорного импульса. В фазовомдетекторе осуцествляется определениеразности и знака рассогласования путем перемножения импульсов измеряемой последовательности и последовательности опорньм импульсов, а такжеинтегрирования в пределах длительности опорного импульса. При этом навыходе Фазового детектора 1 появляется напряжение, пропорциональное плоцзди под заштрихованной зоной. Такое усреднение обеспечивает подавление помех в пределах длительностиопорного импульса, Полученное напряжение эапоиинается в фильтре 2 на вре-мя, равное периоду измеряемых импульсов, Выходное напряжение Фильтра 2 .поступает на вход АЦП 3 и подвергается преобразованию в параллельный двоичньп код, поступаюций на вход вычислительного блока 4, Последний обеспечивает интегрирование кода,пропорционального Разности и знаку рассогласования, Передаточная Функциявычислительного блока 4 имеет вид/КоН(е)1 2 1 При этом вторично осуществляется усреднение помех. Вычислительный блок 4, реализованный в виде полного двоичного сумматора с регистром обратной связи (не показаны) разделяет выходной код, пропорциональньп 1 измеряемой длительности, на старшиеи младшие разряды, поступаюцие на первьп и второй выходы вычислительного блока 4. Старшие разряды кода поступают на первый вход компаратора кода 14. Задержка опорного импульса осуцествляется путем подсчета импульсов эталонного генератора 12, импульсы которого поступают на второй вход счетчика 13, при этом подсчет числа импульсов продолжается до момента равенства вьлодного кода счетчика 13 старшим разрядам кода, пропорционального измеряемой длительности. Моент равенства Фиксируется компаратором 14 кода, на выходе которого появляется задержанныц опорный импульс (Фиг,2, ц ).Опорный иипульс расширяется в расширителе 9 (Фиг,2, Б) и поступает на оба входа интегратора 10 со сбросом, По положительному переходу задержанного опорного импульса на выходе интегратора 10 со сбросом появляется линейно воэрастаюцее напряжение,по отрицательному Фронту происходит сброс интегратора 10 и напряжение на его выходе линейно убывает (Фиг.2,4)Проинтегрированный импульс поступает на первый вход компаратора 11 напряжений, на второй вход которого поступает напряжение с выхода ЦАП 8, пропорциональное младшим разрядам кода, пропорционального измеряемой длительности, поступаюцего на вход преобразователя 8. Момент равенства напряжений фиксируется компаратором 11 напряженп (фнг.2, Б), выходной импульс которого поступает на вход Формирователя 7 опорных импульсов, где его длительность Формируется равной длительности заднего Фронта измеряемого импульса. Таким образом,задержанный опорньп импульс (Фиг,2,13), время задержки которого равнолгФ + л ( 2). вам, ст,р.иэм мл.р (Фг ступает на второй вход базового детектора 1, осуцествляюцего выделение разности и знака рассогласования,При этом измеряемый импульс поступает на вход Формрователя 5 опорных импульсов, Формируюцего опорный импульс, подлежаирп задержке, по переднему Фронту измеряемого импульса. Импульс с выхода Формирователя 5 поступает на первый вход счетчика 13 импульсов, осуцествляя сброс счетчика в нулевое25 30 35 40 45 выходом устройства, второй выход устройства подключен к второму выходу вычислительного блока и входу цифроаналогового преобразователя, выход 55 которого подключен к второму входукомпаратора напряжений, вход аналого-цифрового преобразователя подключен к выходу Фильтра, а выход - к вхо ду вычислительного блока, второй вход 5 10 15 р состояние, чем обеспечивается синхронизация процесса измеренияТаким образом, при положительной разности рассогласования время задержки опорного импульса должно увеличиться.; . Если на следуюцем периоде измеряемых импульсов разность рассогласования на станет равной О, то процесс работы устройства повторяется. Если на каком-либо периоде измеряемых импульсов разность рассогласования станет равной О, то операции, производимые в этом случае вычислительным блоком 4, не изменят выхоц- г ного кола, представляюцего результат измерения длительности импульсов входной пос еловательности. Это говорит о том, что задержка опорного импульса точно соответствует длительности измеряемого импульса. Формула изобретения 1. Устройство для измерения длительности импульсов, содержацее фазовый детектор, выход которого подключен к входу Фильтра, и вычислительный блок, о т л и ч а ю ц е е с я тем, что, с целью повышения точности при измерении длительности повторяюцихсясимметричных биполярных импульсов вусловиях помех, в него введены аналого-цифровой преобразователь, первыйФормирователь опорных импульсов, цифроаналоговый преобразователь, кодоуправляеиый элемент задержки и последовательно соединенные расширительимпульсов, интегратор со сбросом, .компаратор напряжений и второй формирователь опорных импульсов, выходкоторого подключен к второму входуФазового детектора, первый вход которого объедняет вход устройства ивход первого Формирователя опорных. импульсов, выход которого подключен к первому входу . одоуправляемого элемента задержки, втооой вход которогоподключен к первому выходу вычислительного блока, являюцгмуся первым16284;. г,Г Стройковацык Составит Техред Л Редактор Н.Яцола рректор Л,Па Заказ 110 ВНИИПИ Госу-35 1303 осква,1Производственно-издательский комбинат Патент , г, Уж агарина, 101 интегратора соединен с его первымвходом, при этом выход кодоуправляемого элемента задержки подключен квходу расвирителя импульсов. 2. Устройство по и.1, о т л и - ч а ю ц е е с я тем, что кодоуправляемый элемент задержки содержит эталонный генератор, счетчик импульсов и компаратор кода, первый вход которого является вторым входом кодоуправляемого элемента задержки, а второй вход подключен к выходу счетчикаимпульсов первый вход которого является первым входом кодоуправляемогоэлемента задержки, второй вход счетчика импульсов подключен к выходу эталонного генератора, при этом выходомкодоуправляемого элемента задержкиявляется выход компаратора кода. ретениям и открытиям при ГКНТ СССРущская наб д, 4/5