Устройство для контроля дискретного канала

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 9) И 1) 4 О 04 в ИСАНИЕ ИЗОБРЕТЕНИЯ ТЕЛЬСТВУ А ВТОРСИОМ 7562/2 неро нюта СС .О КОНТРОЛЯ лек ышени ГОСУДАРСТВЕННЫИ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Белорусский институт инжжелезнодорожного транспорта(54) УСТРОЙСТВО ДЛЯКРЕТНОГО КАНАЛА(57) Изобретение относится кросвязи. -Цель изобретения - и 2точности контроля. Устр-во содержит анализатор 1 принимаемых сигналов, коммутатор 2, Формирователь 3 сигналов перехода, реверсивный счетчик 4 и дешифратор 5 номера состояния. По оценке входного сигнала в анализаторе 1 формирователь 3 вычисляет кумулятивные суммы, влияющие на содержимое реверсивного счетчика 4, отражаю" щее состояние дискретного канала и дешифрируемое дешифратором 5, Устр-во отличается выполнением Формирователя 3 и входящих в него вычислителей кумулятивных сумм. 2 з.п. Ф-лы, 3 ил.Изобретение относится к электросвязи и может использоваться в адаптивных системах передачи дискретных сообщений (СПДС).Цель изобретения - повышение точности контроля.На Фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на Фиг. 2 - структурная10 электрическая схема формирователя снгналов перехода; на фиг. 3 - структрная электрическая схема вычислителя кумулятивной суммы.Устройство для контроля дискретного канала (ДК) (Фиг. 1) содержит нализатор 1 принимаемых сигналов, оммутатор 2, формирователь 3 сигна. ов перехода, реверсивный счетчик 4дешифратор 5 номера состояния, при ем Формирователь 3 сигналов перехоа содержи коммутаторы 6.1-6 л, зыислители 7.1-7.(2 п) кумулятивной уммы и первый 8 и второй 9 элементыа каждый из вычислителей 7.1- 25 7.(2 п) кумулятивной суммы содержит первый 10 и второй 11 формирователи импульсов, элементы 12 запрета, реверсивный счетчик 13, дешифратор 14 нулевого состояния, блок 15 установки нулевого состояния и дешифратор 16 порогового состояния,Устройство работает следующим образом.На вход анализатора 1 принимаемых сигналов поступают ходовые, блоки. На 35 значение анализатора 1 принимаемых сигналов состоит в том, чтобы определить, искажен или не искажен очередной гринятый кодовый блок, В случае искажения кодового блока на сигнальном выходе анализатора 1 вырабатывается высокий, а в случае неискажения - низкий уровень. В обоих случаях этч сигналы сопровождаются тактовым импульсом на тактовом выходе анализатора 1. Сигналы поступают на вход коммутатора 2 и в зависимости от текущего состояния ДК, которое в данный момент определяется дешифратором 5 чомера состояния, проходят на какой-либо вход Формирователя 3 сигналов перехода.С входов формирователя 3 через соответствующие коммутаторы 6 сигналы поступают на соответствующие вычислители 7 кумулятивных сумм, в которых происходит вычисление кумулятивных сумм и сравнение их с заданными поро но са нии выдает заранее заданное число импульсов, которые поступают на суммирующий вход реверсивного счетчика 13, Это число импульсов пропорционально логарифму отношения вероятностей приема искаженного блока в двух соседних состояниях ДК. При поступлении тактового импульса на вход Формирователя 11 последний также выдает заранее заданное число импульсов, которые через элемент 12 запрета прохо,дят на вычитающии вход реверсивного счетчика 13. Это число импульсов пропорционально логарифму отношения вероятностей приема неискаженного блока в двух соседних состояниях ДК. Таким образом, реверсивный счетчик 13 в зависимости от поступающих импульсов изменяет свое состояние и накапливает кумулятивную сумму. При переходе реверсисного счетчика 13 через заданное граничное состояние (при превышении кумулятивной суммой заданного порога) срабатывает дешифратор 16 порогового состояния и выдает на выходе импульс, Этот импульс поступает на вход первого 8 или второго 9 элемента и на первый вход блока 15 установки нулевого состояния.Реверсивный счетчик 13 приходит в исходное нулевое состояние. К выходу реверсивного счетчика 13 подключен также дешифратор 14 нулевого состояИЛИ гами. При превышении какой-либо кумулятивной суммой заданного порога на выходе соответствующего вычислителя 7 образуется импульс, который через первый 8 или второй 9 элемент ИЛИ поступает на суммирующий или вычитающий вход реверсивного счетчика 4. Реверсивный счетчик 4 изменяет свое состояние. Дешифратор 5 номера состояния вырабатывает сигнал на одном из своих выходов в зависимости от состояния реверсивного счетчика Этот сигнал является выходным для устройства контроля состояния ДК и используется в адаптивных СПДС для изменения режима функционирования.Вычислитель 7 кумулятивной суммы (фиг. 3) работает следующим образом.В зависимости от того, искажен или не искажен очередной кодовый блок, тактовый импульс с коммутатора 6 поступает на первый 10 или второй 11 формирователь импульсов соответственПри поступлении тактового импульна вход формирователя 10 послед5 15894 ния, назначение которого состоит в недопущении поступления на вычитающий вход реверсивного счетчика 13 импульсов от формирователя 11 при нахождении реверсивного счетчика 13 в нулевом состоянии (реализация отражающего экрана). Формула изобретения 1. Устройство для контроля дискретного канала, содержащее анализатор принимаемых сигналов и последовательно соединенные реверсивный счетчик и дешифратор номера состояния, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля, введены последовательно соединенные коммутатор и Формирователь сигналов 20 перехода, при этом сигнальный и тактовый выходы анализатора .принимаемых сигналов подключены соответственно к сигнальному и тактовому входам коммутатора, управляющие входы которого 25 соединены с соответствующими выходами дешифратора номера состояния, а первый и второй выходы Формирователя сигналов перехода подключены соответственно к входу сложения и к входу вычитания реверсивного счетчика.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что Формирователь сигналов перехода содержит п коммутаторов по числу контролируемых состояний дискретного канала, 2 п 35 вычислителей кумулятивной суммы и первый и второй элементы ИЛИ, выходы которых являются соответственно первым и вторым выходами Формировате ля сигналов перехода, входами которого являются первые и вторые входы 07 6коммутаторов, первый и второй выходы каждого из которых подключены соответственно к первым и вторым входам соответствующих вычислителей кумулятивной суммы, причем выходы вычислителей кумулятивной суммы с нечетными номерами подключены к соответствующим .входам первого элемента ИЛИ, выходы вычислителей кумулятивной суммы с четными номерами подключены к соответствующим входам второго элемента ИЛИ, а входы сброса вычислителей кумулятивной суммы с второго по (2 п)-й соединены с выходами соответствующих вычислителей кумулятивной суммы.3. Устройство по пп. 1 и , о т л и ч а ю щ е е с я тем, что вычислитель кумулятивной суммы содержитпоследовательно соединенныепервый формирователь импульсов, реверсивный счетчик, дешифратор порогового состояния и блок установки нулевого состояния, выход которого подключен к входу сброса реверсивного счетчика, второй формирователь импульсов и последовательно соединенные дешифратор нулевого состояния, входы которого соединены с соответствующими выходами реверсивного счетчика, и элемент запрета, второй вход и выход которого соединены соответственно с выходом второго формирователя импульсов и с входом вычитания реверсивного счетчика, причем первым и вторым входами, выхо-, дом и входом сброса вычислителя кумулятивной суммы являются соответственно входы первого и второго Формирователей импульсов, выход дешифратора порогового состояния и второй вход блока установки нулевого состоя- . ния.1589407 Составитель В.СлепаковРедактор В.Иаковская Техред И.Дидык Корректор О, Кравцов издательский комбинат Патент, г, Ужгород Гагарина, 101 Производстве Заказ 2548 Тираж 528ВНИИПИ Государственного комитета по из113035, Москва, )К,Подписноеетениям и открытиям при ГКНТ Сшская наб., д. 4/5