Демодулятор дискретных сигналов

СОЮа СОВЕТСНИЯСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 532 91 (И) 1)5 Н 04 Ь 27/22 ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМ ИПРИ ГКНТ .СССР ИТЕТ ЧНРЫТИЯМОПИСАН ТЕН 1, счетч программир6, дискредержки, ктель 11,литель 13 блок 15 си 17, Цель д тора 4, АЦ менным коэ ой линии торых реш изменения момента пблоке 17сигнал/шу1 ил. АВТОРСКОМУ СВИ(56) Авторское свидетельство СССРВ 1401637, кл. Н 04 Ь 27/22, 1986.(54) ДЕМОДУЛЯТОР ДИСКРЕТНЫХ СИГНАЛОВ(57) Изобретение относится к техникесвязи. Цель изобретения - повышениедостоверности приема сигналов и частотно-ограниченных каналах с межсимвольной интерФеренцией и высокимуровнем аддитивных помех. Демодулятордискретных сигналов содержит Фильтр и 2 и Э, дискретизатор 5, уемое запоминающее устр-во но-аналоговую линию 8 заммутатор 9, ЦАП 10, делиумматор-накопитель 12, дес переменным коэф. деления, нхронизации, решающий блок остигается введением детек- П 7, делителя 14 с,пере- Ф. деления и регулируе задержки, с помощью кается задача адаптивного интервала анализа и сдвига инятия решения в решающем зависимости от отношения на входе демодулятора.35 Изобретение относится к технике связи и может быть использовано для когерентной обработки двоичных дискретных сигналов.Цель изобретения - повышение достоверности приема сигналов в частотно-ограниченных каналах с межсимвольной интерференцией и высоким уровнем аддитивньгх помех. 1 ОНа чертеже изображена структурнаяэлектрическая схема предлагаемого демодулятора;Демодулятор содержит. фильтр 1, первь 1 й и второй счетчики 2 й 3, де" 15 тектор 4, дискретизатор 5, программируемое запоминающее устройство 6, аналого-цифровой преобразователь 7, дискретно-аналоговую линию задержки(ДАЛЗ) 8, коммутатор 9, цифроанало говый преобразователь (ЦАП) 10, первый делитель 11, сумматор-накопитель12, второй делитель 13, делитель 14 с переменным коэффициентом деления, блок 15 синхронизации, регулируемую 25 линию 16 задержки и решающий блок 17.Демодулятор работает следующим образом.Аддитивная смесь х(С) полезного сигнала и шума поступает на вход 30 фильтра 1, полоса пропускания Д Р которого определяется из условия ДР =2 Д "максде Амо,кс максимальное значение интервала дискретизации, равное Д щкс = Та,чскс ф(Та мокс- максимальное значение интервала анализа, И - число выборочных значений из входного процессана интервале времени 0, ТокД). С выхода дискретизатора 5 последовательность выборочных значений х Ь Д) (1 с=1, 2 ) из процесса х ( с) поступает на вход ДАЛЗ 8, имеющей И отводов. Время задержки между двумя соседними отводами ДАЛЗ равно 45 интервалу дискретизации ДС = Та/И и определяется частотой следованияимпульсов с выхода делителя 11. За время ДС осуществляется операция дискретной свертки выборочных значений из х, хранящихся в ДАЛЗ 8, с выборочными значениями импульсного отклика согласованного фильтра, записанными в виде кодовых слов в программируемом, запоминающем устройстве 6. При этом сигналу Бе(С) соот 55 ветствует импульсный отклик, содержащий Б отсчетных значений из Яе(1). Для получения на интервале времени Д.1,значения .дискретной свертки Й выборочных значений х(С) с И выборочными значениями импульсного оТклика к Я отводам ДАЛЗ Я через коммутатор 9 подключается вход опорного напряжения ЦАП 10, одновременно на цифровые входы которого поступают 1-разрядные кодовые слова, представляющие собой цифровые эквиваленты выборочных значений импульсного отклика. На выходе сумматора-накопителя 12 после сложения взвешенных с помощью ЦАП 10 значений хЬИ) образуются на каждом интервале временизначения дискретной свертки. Решение в пользу того или иного символа сне принимается в решающем блоке 17 на основании сравнения значений напряжений на выходе сумматора-накопителя 12 в моменты времени ЕЬ Ь =1, 2,) с нулевым уровнем. Рассмотрим подробнее процедуру адаптивного изменения интервала анализа и сдвига момента принятия решения в зависимости от отношения сигнал/шум на входе демодулятора дискретных сигналов. Изменение величины этого отношения, как правило, связано лишь с изменением мощности приходящего полезного сигнала при постоянном (измеренном заранее) уровне аддитивных канальных помех. Для оценки среднего уровня мощности приходящего полезного сигнала используется детектор 4 с большим значением постоянной времени детектирования ь )Т. При этом условии напряжение на выходе детектора 4 изменяется пропорционально изменению средней мощности приходящей, последовательности сигналов. С помощью ана-. лого-цифрового преобразователя 7 это напряжение преобразуется в цифровой код, служащий для управления работой (изменение коэффициентов деления) делителей 13 и 14 с переменным коэффициентом деления. При помощи этих делителей происходит изменение частоты дискретизации и частоты перезаписи выборочных значений из х в ДАЛЗ 8. В результате изменяется время интер" вала анализа входного процесса при сохранении на этом интервале постоянного числа выборочных значений, равного Б. Определенным значениям уровня напряжения на выходе детектора 4 соответствуют свои оптимальные значения интервала анализа Тс,. Синхронно с изменением частоты дискрети5 1 О 15 20 25 ЗО 35 40 45 50 5 1 г эации происходит и изменение частоты подключения отводов ДАЛЗ 8 с помощью коммутатора 9 к входу опорного напряжения ЦАП 10. Все возможные. формы импульсных откликов дискретно-аналогового согласованного фильтра, соответствующие определенным значениям интервалов анализа Тр, записаны в виде 1-разрядных кодовых слов в программируемом запоминающем устройстве 6, причем каждая форма отклика представленаИ значениями чисел. Выбор той или иной формы импульсного откпика из памяти программируемого запоминающего устройства 6 осуществляется с помощью п-разрядного кода, поступающего на третьи входы программируемого запоминающего устройства.6. Каждому п-разрядному числу соответствует своя область памяти программируемого запоминающего устройства 6, где записаны значения импульсного отклика для данного интервала анализа Тр. С выходов программируемого запоминающего устройства 6 1-разрядные числа поступают на цифровые входы ЦА 1 1 О, на выходе которого получаются значения результатов синхронного перемножения выборочных значений х(Т) с выходов ДАЛЗ 8 и выборочных значений импульсного отклика, хранящихся в программируемом запоминающем устройстве 6. С помощью сумматора-накопителя 12 суммируются Б значений результатов перемножения указанных напряжений, и на выходе сумматора-накопителя 12 формируется значение дискретной свертки входного процесса х(г) с соответствующим импульсным откликом на интервале анализа Тр. Такое формирование значений дискретной свертки осуществляется на каждом интервале времени Аг., В соответствии с алгоритмом работы решающий блок 17 производит анализ полярности этого напряжения в момент времени+Тр. Смещение интервала анализа осуществляется с помощью регулируемой линии 16 задержки. Изменение времени задержки последовательности импульсов с третьего выхода блока 1,5 синхронизации осуществляется с помощью и-раз- . рядного кода, поступающего с выходов аналого-цифрового преобразователя 7 Регулируемая линия 16.задержки может быть выполнена, например, на основе аналоговой линии, к отводам которой 753226подключены ключи, управляемые дешифраторами. Формула изобретенияДемодулятор дискретных сигналов, содержащий последовательно соединенные фильтр, вход которого является входом демодулятора, дискретизатор и дискретно-аналоговую линию задержки, управляющие входы которых подключены к выходу первого делителя, первый и второй счетчики, причем вход второго счетчика соединен с входом первого делителя, коммутатор, второй делитель, программируемое запоминающее устройство, решающий блок, блок синхронизации, последовательно соединенные цифроаналоговый преобразователь и сумматор-накопитель, причем М первых входов коммутатора соединены свыходами дискретно-аналоговой линиизадержки, р вторых входов подключенык р выходам второго счетчика, .а выход соединен с входом опорного напряжения цифроаналогового преобразователя, 1 входов которого подключенык 1 выходам программируемого запоминающего устройства, первые р входовкоторого подключены к р выходам второго счетчика, а вторые т входов соединены с ш выходами первого счетчика,первый выход блока синхронизации соединен с .соответствующим входом второго делителя, о т л и ч а ю щ и й с ятем, что, с целью повышения достоверности приема сигналов в частотноограниченных каналах с межсимвольнойинтерференцией и высоким уровнем аддитивных помех, второй делитель выполнен с переменным коэффициентом деления и введены последовательно соединенные детектор и аналого-циФровойпреобразователь, делитель с переменным коэффициентом деления, регулируемая линия задержки, выход которой подключен к управляющему входурешающего блока, первый вход - к второму выходу блока синхронизации, аи вторых входов - к и выходам аналого-цифрового преобразователя, которые также подсоединены к третьим пвходам программируемого запоминающего устройства и к п входам второго 55. делителя и делителя с переменным коэффициентом деления, причем соответствующий вход делителя с переменнымкоэффициентом деления подключен ктретьему выходу блока синхронизации,1575323 Составитель Н.ЛазареваРедактор А.Огар Техред М;ДидыкКорректор А Обручар Заказ 792 Тираж 527 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 а выход второго депителя подключен к входу первого делителя, выход делите" ля с переменным коэффициентом деления подключен к входу первого счет 5 чика и управляющему входу, сумматоранакопителя, вцход которого соединен.свводом решающего блока, выход фильтра соединен с входом детектора.