Диэлькометрический датчик

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК я)01 1 27/ Я СВИДЕТЕЛЬСТ А ВТОРСК ши ис ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБР(56) Авторское свидетельство СССР930163, кл. ь 01 К 29/24, 1974,Авторское свидетельство СССР1078356, кл. С 01 К 27/26, 1981. (54) ДИЭЛЬКОИЕТРИЧЕСКИй ДАТЧИК (57) Изобретение относится к электроизмерительной технике. Цель изобретения - повышение точности и быст родействия воспроизведения распреде лений частичных электрических зарядов. Для этого датчик содержит сис;ему электродов, состоящую из высокопотенциального электрода 1.1, ни копотенциальных компланарных электр дов 1.2, выравнивающих резистивных,БО 156630 2элементов 1.3, коммутатор 2, источник 3 опорного тока, интегратор блок 5 фиксации нулевого уровня, формирователь 6 выходных сигналов, эквивалент 7 входного сопротивления,ну 8 блокировки выходного сигнала, точник 9 тестового напряжения, Такое выполнение датчика с импульсно- возбуждаемым электрическим полем обеспечивает его использование при передаче к выходу информации о распределении электрических зарядов на электродной системе, приведенной ь соприкосновение с исследуемой поверхностью зоны контроля неметаллического материала или изделия. Датчик используется при косвенных методах измерения характеристик неоднородностей сред и при физическом моделировании сложных квазистационарных полей в электродных системах.4 ил.Изобретение относится к электроизмерительной технике, может быть ис.пользовано в диэлькометрических илиэлектрозарядовых датчиках с импульсно-возбуждаемым электрическим полем5при передаче к их выходу информациио распределении электрических зарядов на электродной системе, приведенной в соприкосновение с исследуемой поверхностью зоны контроля нетметаллического материала или изделия, для воспроизведения распределений частичных электрических зарядов при косвенных методах измеренияхарактеристик неоднородностей среда также при физическом моделировании сложных квазистационарных полей вэлектродных системах путем последовательной передачи к выходу устройстваинформации о частичных потоках поляна поверхности какого-либо сегментированного электрода в их системе,подлежащей исследованию.Цель изоЬретения - повышение быстродействия и точности воспроизведения распределений частичных электрических зарядов.На фиг, 1 приведена структурнаяэлектрическая схема диэлькометричес- ЗОкого датчика; на Фиг, 2 - структурнаяэлектрическая схема блока фиксациинулевого уровня (вариант выполнения);на Фиг. 3 - структурная электрическаясхема Формирователя выходных сигналов (вариант выполнения); на Фиг,4временные эпюры напряжений в различных точках схемы диэлькометрическогодатчика,Диэлькометрический датчик включаетсистему 1 электродов, состоящую извысокопотенциального электрода 1.1,низкопотенциальных компланарных эле. ктродов 1,2, выравнивающих резистивных элементов 1.3, коммутатора 2,источника 3 опорного тока, интегратора 4, блока 5 Фиксации нулевого уровня, формирователя 6 выходных сигналов,эквивалент 7 входного сопротивления,шину 8 блокировки выходного сигнала,и источник 9 тестового напряжения,Блок 5 фиксации нулевого уровня содержит компаратор 10, транзисторныеключи 11 и 12, преобразователь 13уровня импульсных сигналов на транзисторе, Формирователь 6 выходныхсигналов содержит согласующий преоб.разователь 14 уровня импульсных сигналов на транзисторе,Диэлькометрический датчик работает следующим оЬразом,При включении устройства и подачецикла управляющих напряжений (ЬП 4, юг) согласно временной диаграмме (фиг. 4) положительнымфронтом напряжения Иг переключаетсяКЯ-триггер блока 5 фиксации нулевого уровня в состояние с низким уровнем напряжения, подводимого к входупреобразователя 13 уровня импульсныхсигналов на транзисторе (каскад общая база), и напряжение на его коллекторе получает отрицательный потенциал, примерно равный напряжениюБ, Этим потенциалом ключ сброса винтеграторе 4 переводится в состояние высокого сопротивления и ток заряда через резистивный элемент г,начинает действовать на входе интегратора 4, приводя к процессу редукции электрического заряда с электродов, подключенных к г к электрическому заряду на емкости с интегратораТок заряда через выравнивающий резистивный элемент г протекает приэтом через эквивалент входного сопротивления 7. От Ьлока 5 Фиксации нулевого уровня на этом временном этапе подается к формирователю 6 уровень напряжения логической единицы,однако, так как на шине 8 блокировкивыходного сигнала присутствует отрицательный уровень напряжения Б топреоЬразователь 14 находится в проводящем состоянии, обеспечивая на выходе Формирователя 6 уровень напряжения логического нуля,По мере спада переходного тока дзаряда, протекающего через резистивный элемент г и канал коммутатора 2,во входной цепи интегратора 4 токпрекращается и интегратор 4 переходитв режим аналогового хранения результата интегрирования на времяан.х(Фиг. 4). В момент времени, непосредственно предшествующий сбросу напряжения источника 9 на нулевой уровень,управляющее напряжение У сбрасывается с отрицательного уровня - Е на нулевой и электродная система 1 с выравнивающими резистивными элементами13 оказывается подключенной посредством коммутатора 2 к эквивалентувходного сопротивления 7. Последующий за этим (с задержкой г,) сброснапряжения источника 9 приводит кразрядным тока, протекающимчерез эквивалент входного сопротивления 7 (фиг. ч), одновременному с началом указанного процесса разряда емкостей электродной системы 1 сбросу напряжения 11 на нулевой уровень, что приводит к разблокированию выхода. формирователя 6, подключению источника 3 опорного тока через канал коммутатора 2 к входу интегратора 4 и началу процесса обратного интегрирования.В момент перехода линейно уменьшающимся во времени выходным напряжением интегратора ч через нулевой уровень происходят срабатывание компаратора 10 и, благодаря положительного Фронту его выходного напряжения,действующего через резистивно-емкостную дифференцирующую цепь и транзисторный ключ 12, переключения КБтриггера блока 5 фиксации нулевогоуровня. (Этим обеспечиваются формирование заднего фронта выходного импульсного сигнала переменной длительности, сброс напряжения на емкости С интегратора и удерживания этого напряжения на нулевом уровне до начала следующего этапа интегрирования,Со сбросом управляющего напряжения Б на нулевой уровень и с Подачей (с задержкой с) управляющего напряжения У начинается следующийтэтап преобразования зарядного тока через выравнивающий резистивныйэлемент г к выходной цепи диэлькометрического датчика. Все процессы здесь аналогичны описанным ипоясняются временной диаграммойФиг. М. формула изобретения Диэлькометрический датчик, содержащий формирователь выходного сигнала, высокопотенциальный электрод, соединенный с выходом источника тес) 10 15 20 25 30 35 40 45 тового напряжения, п (где и = 1,2,3) цепей, каждая из которых состоит из последовательно включенныхдвух параллельно соединенных низкопотенциальных компланарных электродов, выравнивающего резистивного элемента и коммутатора, управляющийвход которого является входом для подачи управляющего сигнала, причем вы"ход первого коммутатора соединен свходом накопителя, а выходы остальных коммутаторов соединены с эквивалентом входного сопротивления, высокопотенциальный электрод и низкопотенциальные компланарные электроды расположены на диэлектрической подложке,о т л и ч а ю щ и й с я тем, что,с целью повышения точности и быстродействия воспроизведения частичныхэлектрических зарядов, введены первый и второй дополнительные коммутаторы, шунтирующий резистор, блок фиксации нулевого уровня, источник опорного тока, а накопитель выполнен ввиде интегратора на операционном усилителе, причем вход и выход интегратора соединены последовательной цепью, состоящей из первого дополнительного коммутатора и шунтирующегорезистора, источник опорного токапоследовательно соединен с вторымдополнительным коммутатором и входоминтегратора, управляющий вход второго дополнительного коммутатора соединен с первым управляющим входомформирователя выходных сигналов, первый управляющий вход блока фиксациинулевого уровня соединен с выходомисточника тестового напряжения, второй управляющий вход - с выходом интегратора, первый выход блока фиксации нулевого уровня соединен с вторым входом формирователя выходногосигнала, а второй выход подключен куправляющему входу второго дополнительного коммутатора,1566306 Составитель В. ЕжовТехред Л.Олийнык рректор Э 1 ончаков едак Подпис Заказ 12 Тираж комит НИИПИ Государственного ета по изобретениям и открытиям при ГКНТ 113035, Москва, Ж, Раущская наб., д, 4/5 роиэводственно-издательский комбинат "11 атент", г. Ужгород, ул. Гагарина, 101