Четырехквадрантный перемножитель электрических сигналов

1562935 Изобретение относится к вычисли,тельным устройствам и может быть ис.пользовано в аналого-цифровой вычислительной технике,Целью изобретения является повышение точности работы устройства.На чертеже представлен предлагаемый перемножитель.Перемножитель состоит из входов 1 10и 2, первого 3 и второго 4 коммутато:ров, блока 5 умножения, источника б,опорного напряжения, Фильтра 7 ниж,них частот, аналого-цифрового преобразователя 8, блока 9 синхронизации, 15выхода 10 и решающего блока 11.Принцип работы перемножителя заключается в том, что перемножениесигналов осуществляется за семь тактов, причем суммарные мультипликативная и аддитивная погрешности блока 5умножения, фильтра 7 нижних и аналогоцифрового преобразователя 8 частот,а также все составляющие погрешности, вызванные аддитивными смещениями 25по входам блока 5 умножения, вычисляются в блоке 11 по результатам выполнения первых шести тактов, а окончательный результат перемножения вычисляется в блоке 11 после седьмого такта путем соответствующей коррекциипогрешностей,Коррекция погрешностей базируетсяЙа модели статистической передаточнойХарактеристики блока 5 умножения без 35учета нелинейных членов(З + Поэ) (П +ПО) +05(1)- выходной сигнал блока 5умножения; П 5 40 где П 1 КфК 1 К 5 Ргт 11 вФ 1103 П 04) 11051 ф 07 1 ПОВиспользуя (2) и (3), (4), получают К 8 1 К К 5(П ст + 11 ст По Пст 11 оэ 11 оъ По) 053 07 3 08(5) Для четвертого такта (и=2, и 0=2),Б- аддитивное смещение по выходу;Бэ, Б - входные сигналы;,Б О - аддитивные смещения по вхооэфдам,в предположении, те. за цикл перемножения значения всех аддитивныхсмещений и масштабных коэффициентовпреобразования блока 5 умножения,фильтра 7 нижних частот и преобразователя 8, а также средних значенийвходных сигналов остаются неизменными (что имеет место на практике вподавляющем большинстве случаев).Пусть на протяжении одного циклаперемножения фильтр 7 нижних частотимеет масштабный коэффициент К иаддитивный сдвиг 007, а аналого-цифровой преобразователь 8 - соответственно К и Б . Используя (1), записывают частные результаты перемножения для каждого такта (каждому такту соответствует определенное сочетание состояний коммутаторов). Для первого такта оба коммутатора находятсяв состоянии: и = 3, и= 3 (индексыпри и соответствуют номерам блоков,присвоенных коммутаторам на чертеже;значение и соответствует номеру входа коммутатора, находящегося в состоянии соединения с выходом). Соответствующий результат перемножения: 01 К 81 К 7 ГК 5 ПОЪ 11 ОФ П 053 0708 К 8 К 7 К 5 оэ 0 К 8 К 7 о 5+ К 8По 08 ф (2) Для второго такта (и 5=2, и=3),используя (2), получают5 1562935 оДля пятого такта (п=.1, и =3), ис 3 г 1ь ф от1 о 4пользуя (2), имеютДля шестого такта (и=3, па=),5 8 т.з("1 оа озЦоа) цо 53+Цот+ используя (2), получают5Ц =К К,Г 1 (Ц, Цоэ +Цо з Цоа )+Цоз 1 +Цо 308 3 7 5 г ОЭ"1=1Рз(Ц Цг)+" 1 Цоа +ЦгЦ оз + +цэ цоа)+ц 53+цо .)+ц оВ =1 1 т 15" 15 +ц +ц цт (8) Результат Ц представляет собой общее аддитивное смещение, приведенное к выходу блока 5 умножения.Из (5) может быть найден общий масштабный коэффициент1 7 15 (цо цг ц ъ Ц 1)цсте (9) На основе (3) и (9) определяют сме щение по второму входу блока 5 умноже- ния 20 цстц - ц 2 о 4 ц - ц - ц + ц 30 Используя (4 ) и (9 ), имеют для смещения по первому входу блока 5 умножения.первый и второй коммутаторы, управляющий вход первого коммутатора соеди нен с первым выходом блока синхронизации, выходы коммутаторов подключены соответственно к первому и второму входам блока умножения, а первыеинформационные входы являются соответственно первым и вторым входамиперемножителя, выход блока умножениясоединен с входом Фильтра нижних частот, о т л и ч а ю щ и й с я тем,что, с целью повышения точности пе(14). С,-Сг-СС,цг цз+ц цст Дпя седьмого такта (п=, и=),используя обозначения (2), (6) и (7),имеют ц стцд Щоэ ца - ц 1 цз + ц 1 Линейные члены, связанные с наличием во входных сигналах постоянной составляющей, могут быть найдены из (6), (9) и, соответственно, (7), (9)г1 цЕ -ц 1 цстоа ц ц ц .цг з2И-ц 1ц1) ст(13)г оз ц -ц -ц +ца г з Таким образом, на основе отсчетов ц 1 ц , используя (2) - (8), записывают для скорректированного результата перемножения Устройство работает следующим об.разом.На,первом такте блок 9 формируетуправляющие сигналы для коммутаторов 3 и 4, обеспечивая замыкание их третьих входов с выходами. В результате, входы блока 5 умножения сказы. ваются подключенными к точке с нулевым потенциалом и с выхода аналогоцифрового преобразователя 8 на информационный вход блока 11 поступает код отсчета ц, в соответствии с формулой (2). Указанный код запоминается в блоке 11.На втором такте блок 9 Формирует очередную комбинацию управляющих сигналовсоответствующую замыканию второго входа с выходом для коммутатора 3 и третьего входа с выходом для коммутатора 4. Выходной код преобразователя 8, полученный на этом такте, соответствует выражению (3) и также загоминается в блоке 11.Остальные пять тактов выполняются .аналогично. Таким образом, по завершении седьмого такта истинное значение произведения перемножаемых сигналов, свободное от мультипликативной и адцитивных погрешностей, вы- числяется в блоке 11 по формуле (14)По сравнению с известными предлагаемьп четырехквадрантный перемножитель электрических сигналов обладает более высокой точностью перемножения за счет исключения погрешностей от аддитивных смещений на входах и выходе блока умножения, а также от изменения его масштабного коэффициента,Формула изобретенияЗаказ 10 бб Тираж 557 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям.при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 ремножителя, в него введены аналогопифровой преобразователь и решающий блок, причем выход источника опорного напряжения соединен с вторыми инфор 5 мационными входами первого и второго коммутаторов третьи информационные входы которых подключены к шине нуленого потенциала, выход блока умножения через аналого-цифровой преобразователь подключен к входу решающегоблока, второй выход блока синхронизации соединен с управляющим входом второго коммутатора, а выход решающегоблока является выходом перемножителя.