Устройство для восстановления информации

СОЮЗ СОВЕТСНСОЦИАЛИСТИЧРЕСПУБЛИН А 610 51) 5 В 201 ИСАНИЕ ИЗОБРЕТ ПЬСТВ юи Е.ВвИихайлов тельствВ 20/00льствоВ 20/10 СР1987,ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯИНФОРМЦИИ(57) Устройство для восстановленияинформации относится к области накопления информации, а именно к устройствам для восстановления информациив накопителях с подвижным магнитнымносителем, Положительный эффект устройства заключается в повышении достоверности восстановления информациипутем коррекции положения импульсовданных и установки их независимо отположения в окне детектирования вцентре импульсов стробирующей серии,которые являются для скорректированны данных окном детектирования, причем точность установки в указанную позицию обеспечивается за счет устранения погрешности блока фазовой авто- подстройки частоты (ФАПЧ), осуществляемого в полях синхронизации, расположенных перед полями информации, Кроме того, сдвиги данных и синхросерии от границ окна детектирования, осуществляемые в процессе коррекции положения импульсов данных, повышает надежность работы, В устройство для восстановления информации, содержащее блок ФАПЧ 1, первый элемент 3 задержки, мультиплексор 9, первый триггерреверсивный счетчик 1 О импульсов, блок 8 последовательно соединенных элементов задержки, делитель 6 частоты и декодер 15, введены блок 12 управляемой задержки, второй и третий триггеры 13 и 14, второй элементзадержки и инвертор 7, причем вход делителя 6 частоты соединен с выходом второго элемента 5 задержки,Изобретение относится к области накопления информации, а именно к устрсйствам для восстановления информации в накопителях с порвижным магнитным носителем.Цель изобретения - повышение достоверности восстановления информации,На фиг.1 представлена блок-ехема у",тройства для восстановления информации; на фиг.2 - блок-схема блока уравляемой задержки,Устройство (Фиг,1) содержит блок 1 ф зовой автоподстройки частоты (ФАПЧ), с язанный входом с вхорной шиной 2, а выхором - через элемент 3 задержки с информационным вхором триггера 4 и вторым элементом 5 задержки, выхор, крторого связан с входами делителя 6 частоты и инвертора 7, блок 8 последовательно соериненных элементов задержки, подключенный вхором к вхор,- ной шине 2, а выхорными отводамик информационным вхорам мультиплексора 9, реверсивный счетчик 10.импульсов, вход разрешения счета которого связан с вхорной шиной 11, счетный Вхор, - с прямым выхором триггера И третьим входом блока 12 управляемой Задержки, причем вход синхронизации , реверсивного счетчика 10 связан с выходом мультиплексора 9 синхрони" ирующим входом триггера 4 и первым ходом блока 12 управляемой задержки, оединенного выхором с установочным ходом триггера 13, триггер 14, связанный информационным входом и входом "Сброс" с прямым выхором триггера 13, прямым выходом - с первым входом декодера 15, а инверсным выходом - с входом "Сброс" триггера 13, причем вход синхронизации триггера 14 соеринен с выходом инвертора 7, второй вход декодера 15 соединен с выходом делителя 6 частоты, а выход декодера 15 связан с выхорной шиной 16. Блок 12 управляемой задержки (фиг.2) содержит элемент 17 зарержки, соединенный вхором с первым входом блока, а выходом " с первым входом элемента И 18, второй вхор, которого подключен к второму входу блока, элемент И 19, соериненный входами с вторым и третьим входами блока, а вы 55 ходом связанный с вторым входом элемента ИЛИ 20, первый вхор которого соединен с выходом элемента И 18, а выход подключен к выходу блока. Устройство осуществляет коррекцию положения импульсов данных путем установки их независимо от положенияв окне детектирования в центре импульсов стробирующей серии, причем точность установки их в указанную позицию обеспечивается устранением погрешности блока ФАПЧ в полях синхронизации,Устройство работает слерующим образом.При наличии на входе 11 разрешающего уровня первый импульс ранных полясинхронизации через блок 8 послеровательно соериненных зарержек и мультиплексор 9 поступает на вход синхронизации триггера 4, на информационныйвход которого через элемент 3 задержки поступает частота 2 Г с блока ФАПЧ 1.Если импульс данных находится слеваот центра "окна", триггер 4 устанавливается в нулевое состояние, ревер,сивный счетчик 10 увеличивает своезначение на единицу и в соответствиис новым адресом мультиплексор выбирает более позднюю задержку с блока8. Следующий скомплексированный импульс данных вновь поступит на синхронизирующий вход триггера 4 и вновьпроизойдет анализ положения импульсаданных относительно центра "окна",Если триггер 4 подтвердит предыдущеесостояние, т.е, останется в нуле, ре"версивный счетчик вновь увеличит своезначение на единицу и вновь выберетсяследующая поздняя задержка, Задержкабудет увеличиваться до тех пор, покаимпульс данных не пройдет середину"окна". Триггер 4 установится в еди"ничное состояние, Это состояние триггера 4 означает, что импульс данныхнаходится справа от центра окна инеобходимо уменьшить задержку импульса данных.Реверсивный счетчик 10 перейдетна обратный ход и его состояние поэтому импульсу уменьшится на единицу.Выберется меньшая по величине посравнению с предыдущей задержка.Следующий скомплексированный импульсданных в сторону ранней задержки вновьпоступит на синхронизирующий входтриггера 4. Если его состояние подтвердится, то реверсивный счетчик10 вновь уменьшит свое состояние, ивыберется следующая меньшая по сравнению с предыдущей задержка, Задержкабудет уменьшаться до тех пор, пока5 Формула 156 импульс данных не пройдет центр окна, Триггер 4 установится в нулевое состояйие.После снятия с входной шины 11 сигнала разрешения счета производится запоминание выбранной задержки и данные в поле информации не подвергаются обработке указанными элементами схемы.Если триггер 4 находится в нулевом состоянии, что говорит о положении импульса данных в левой части окна детектирования, с инверсного выхода триггера 4 на второй вход блока 12 управляемой задержки поступает высокий уровень и импульс данных с выхода мультиплексора 9, задержанный элементом 17 задержки, проходит через элементы И 18 и ИЛИ 20 и устанавливает триггер 13 в единичное состояние, Если же триггер 4 находится в единичном состоянии, что говорит о расположении импульса данных в правой части окна детектирования, высокий уровень с прямого выхода триггера 4 открывает элемент И 19 и импульс данных без задержки проходит через элементы И 19 и ИЛИ 20 и устанавливает триггер 13 в единичное состояние,Высокий уровень с прямого выхода триггера 13 разрешает установку триг.- гера 14 в единичное состояние, и пер" вый положительный перепад серии 2 Р, следующий за моментом установки триггера 13 в единичное состояние и поступающий на синхронизирующий вход триггера 14, переводит его в единичное состояние.Отрицательный уровень с инверсного выхода триггера 14 сбрасывает в нулевое состояние триггер 13, а тот в свою оцередь сбрасывает триггер 14. 10986Устройство готово к приему следующего импульса данных,и 3 о б р е т е н и я Устройство для восстановления информации, содержащее блок фазовойавтоподстройки частоты, вход которого,являющийся информационным входом устройства, связан через блок последовательно соединенных задержек с входами мультиплексора, выход которогоподключен к синхронизирующему входуреверсивного счетчика и к С"входупервого. триггера, Э-вход которогосоединен через первый элемент задержки с выходом блока фазовой автоподстройки частоты, а единичный вы ход - со счетным входом реверсивногосчетчика, вход разрешения счета которого подключен к входной вине, а выход - к входу мультиплексора, делитель частоты связан с информацион ным выходом через декодер, о т л ич а ю щ е е с я тем, что, с цельюповышения достоверности воспроизводимой информации, в него введеныблок управляемой задержки, входы которого подключены к выходу мультиплексора и единичному и нулевому выходам первого триггера, а выходк Б-входу второго триггера,К-входкоторого соединен с нулевым выходомтретьего триггера, а единичный выход 35с Э- и К-входами третьего триггера,причем вход синхронизации третьеготриггера через элемент НЕ и второйэлемент задержки связан с выходомпервого элемента задержки, а его единицный выход - с вторым входом декодера, вход делителя частоты подклюценк выходу второго элемента задержки,