Устройство для резонансных испытаний изделий

енк ко етодь контроля в м остроен Авторск 476336,ьство 7/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ИСАНИЕ ИЗО.А. Андреев, А.С.Антольшаков и Д.Н,Панбе20.178.5(088.8)лаговский Б.А., Москастотные ак гт че к(54) УСТРОЙСТВО ДЛЯ СПЫТАНИЙ ИЗДЕЛИЙ(57) Изобретение относится к испытательной технике и может быть исполь"зовано в инструментальной и машиностроительной промышленности при резонансных испытаниях иэделий. Цельизобретения - повышение точности измерения числа рабочих мод иэделия,Перед измерением сигналом начальнойустановки устройство подготавливаетсяк работе, С помощью управляемого генератора 3 через электромеханическийпреобразователь 4 иэделие подвергаютвоздействию частотно возрастающих1541487 10 20 колебаний. При соответствии частотыгенератора 3 резонансной частоте(собственной моде) изделия устройствоавтоматически настраивается и удерживает колебания генератора вблизи этойрезонансной частоты, Такая автоподстройка осуществляется первой цепьюобратной связи - генератор 3 - преобразователь 4 - изделие - преобразователь 5 - амплитудный детектор 11компаратор 12 - согласующая цепь 13 -исполнительный элемент 2 - и второйцепью обратной связи - генератор 3 -преобразователь 4 - изделие - преобразователь 5 - фазовый детектор 1.При достижении области резонанснойчастоты по первой цепи обратной связина генератор поступает сигнал, уменьшающий скорость возрастания частоты,При достижении резонансной частотыповторной цепи обратной связи на ге"нератор проходит сигнал, прекращаюИзобретение относится к испытательной технике и может быть использовано в инструментальной и машиностроительной промышленности при резо"нансных испытаниях,Целью изобретения является повышение точности измерения рабочих модизделий за счет исключения ошибкипри подсчете числа и определении порядка следования резонансных частот.На фиг. 1 представлена структурнаясхема устройства; на фиг, 2 - амплитудно-фазовые характеристики объектаиспытаний, имеющего ие менее двухрезонансных частот,Устройство для резонансных испытаний изделий содержит последовательно соединенные Фазовый детектор 1,исполнительный элемент 2, управляемый генератор 3, электромеханическийпреобразователь 4, выход которого является выходом устройства, механо- .электрический преобразователь 5, входкоторого является входом устройства,а выход соединен с первым входом Фазового детектора 1, второй вход которого соединен с выходом управляемогогенератора 3 и входом электромеханического преобразователя 4, преобразователь 6 фазового рассогласования, вход которого соединен с выходам щий нарастание частоты. При этом через фазовый рассогласователь 6, схемуИЛИ 7 поступает разрешающий сигнална счетчик 8 и частотомер 9, фиксирующий значение собственной моды изделия. Порядок прохождения собственных мод изделий определяется подключением выходов регистра 14 черезвыключатели 18-16 к логическому бло-.ку 15, При подключении выхода регистра через выключатель 18 с выхода блоблока 15 поступает сигнал, выводящийустройство из режима настройки на первую моду и перестраивающий его начастоту второй моды, Выключателями 17и 18 устройство настраивается соответственно на частоту третьей и четвертой моды соответственно, При этомстрого соблюдается порядок прохождения и фиксации мод от первой до третьей и четвертой, 2 ил. фазового детектора 1, последовательно соединенные схему 4 ИЛИ 7, первыйвход которой подключен к выходу преобразователя 6 Фазового рассогласования,. счетчик 8 импульсов и частотомер 9, счетные входы которых соединеныс выходом управляемого генератора 3и вторым входом фазового детектора 1,счетный триггер 10, прямой вход которого соединен с вторым входом схемы4 ИЛИ 7, обнуляющий вход соединен стретьим входом схемы 4 ИЛИ 7, а счетный вход соединен с выходом частотомера 9 и четвертым входом схемы 4 ИЛИ7, последовательно соединенные амплитудный детектор 11, вход которогосоединен с выходом механоэлектрического преобразователя 5 и первым входом фазового детектора 1, компаратор 12 на один иэ входов сравнениякоторого подается заданное напряжение Б а выход соединен с третьимвходом схемы 4 ИЛИ 7, и согласующуюцепь 13 выход которой соединен свходом исполнительного элемента 2,сдвигающий регистр 14, логическийблок 15, выполненный в виде последовательно соединенных схемы ЗИЛИ, входы которой являются входами логического блока 15 и схемы И, один извходов которой соединен с входаМ544 35 сдвига сдвигающего регистра 14 и прямым выходом триггера 10, а выход - с входом исполнительного элемента 2, выключатели 16-18, установленные между выходами сдвигающего регистра 14 и входами логического блока 15,Устройство работает следующим образом.Предварительно устанавливается со 1 О ответствующий диапазон управляемого генератора 3 и начальная частота сигнала, меньшая резонансной частоты испытуемого изделия. При включении устройства триггер 1 О обнуляется, а на первом выходе регистра 14 устанавливается сигнал логической единицы. Входы логического блока 15 заземлены через выключатели 16-18. Генератор 3 вырабатывает сигнал, частота которо го управляется величиной выходного сигнала исполнительного элемента 2.Выходной сигнал генератора 3 через преобразователь 4 возбуждает в объекте колебания, которые через пре образователь 5 поступают на первый1 вход фазового детектора 1. Полярность выходного сигнала детектора 1 зависит от отставания или опережения частоты колебаний объекта частоты генерато ра 3, Появление на выходе детектора 1 сигнала положительной полярности приводит к возрастанию частоты генератора 3. Выходной сигнал положительной полярности амплитудного детектора 11, зависящий от амплитуды колебаний объекта, сравнивается на входе компаратора 12 с заданным сигналом И, При 40 превышении колебаниями значения И, выходной сигнал компаратора 12 имеет положительную полярность и через цепь 13 поступает на вход исполнительного элемента 2, вызывая нарастание час тоты генератора 3. Скорость развертки частоты уменьшается вблизи некоторого значения а, (фиг,2) при отрицательной полярности выходного сигнала компаратора 12.При приближении частоты к значению резонансной частоты (й уменьшается разница между фазами сигналов на входе детектора 1 и входной сигнал преобразователя 6 фазового рассогласования становится меньше сигнала заданной ошибки, При этом на первом входе схемы 7 устанавливается значение логи" 87 6ческого "0" и с управляющего входасчетчика 8 снимается запрет на счетопределенного числа импульсов, поступающих с генератора 3, После окончания счета на вход частотомера 9поступает импульс, разрешающий измерение резонансной частоты объектаиспытаний.Такой режим фазовой автоподстройки завершается на частоте, котораясоответствует определенной и заданной по порядку следования составляющей в частотном спектре испытуемогоизделия, Порядок и число мод объекта измеряется и подключением выходоврегистра 14 к входам логического блока 15.Например, если первый выходрегистра 14 соединен через выключатель Я с первым входом схемы 3 ИЛИблока 15, то по достижении резонансной частоты Сй, на счетный вход триггера 1 О с выхода частотомера 9 поступает импульс, устанавливающий на выходе триггера 1 О состояние логической "1", С выхода схемы И блока 15 навход элемента 2 поступает сигнал положительной полярности, обеспечивающий уход частоты генератора 3 от первой резонансной частоты. в сторонуувеличения до некоторой частоты (дпри которой изменяется полярностьвыходного сигнала компаратора 12 сотрицательной до положительной, благодаря чему происходит обнулениетриггера 10, и логическая "1" с первого выхода регистра 14 переписывается во второй.Положительный сигнал с выходацепи 13 увеличивает скорость нарастания частоты генератора до значенияй" На частоте и," выходной сигналкомпаратора 12 опять изменяет полярность и начинается процесс фазовойавтоподстройки на вторую резонанснуючастоту сб под воздействием фазового детектора 1.Таким образом, подключая соответствующие выходы регистра 14 к входамблока 15 можно измерять собственныемоды объекта испытаний в строго определенном порядке, Схема 4 ИЛИ 7 выполняет при этом функцию защиты от ложных запусков частотомера 9 на нерезонансных частотах, а также повторного измерения одной частоты,Формула изобретенияустройство для резонансных испытаний изделий, содержащее последова154148 Иаиоит Составитель дактор В. Петраш Техред М.ДиКорректор А, Обручар Заказ 275 Тираж 440 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб., д. 4/5 ательский комбинат "Патент", г, Ужгород Гагарина, 10 Производственнотельно соединенные фазовый детектор, исполнительный элемент, управляемый генератор, электромеханический преобразователь, выход которого является выходом устройства механоэлектричес 5 кий преобразователь, вход которого является входом устройства, а выход соединен с первым входом фазового детектора, второй вход которого соединен с выходом управляемого генератора и входом электромеханического преобразователя, преобразователь фазового рассогласования, вход которого соединен с выходом фазового детектора по следовательно соединенные счетчик импульсов, частотомер, счетные входы которых соединены с выходом управляемого генератора и вторым входом фазового детектора, счетный триггер, последовательно соединенные амплитудный детектор, вход которого соединен с выходом механоэлектрического преобразователя и первым входом фазового детектора, компаратор, согласующую цепь,25 выход которой соединен с входом исполнительного элемента, сдвигающий 7 8регистр, логический блок и выключатель, установленные между выходамисдвигающего регистра и входами логического блока, о т л и ч а ю щ е ес я тем, что, с целью повышенияточности измерений рабочих мод изделий, в него дополнительно введенысхема 4 ИЛИ, выход которой соединенс установочными входами счетчика импульсов, первый вход соединен с выходом преобразователя фазового рассогласования, второй вход - с прямымвыходом счетного триггера, третийвход - с выходом компаратора и обнуляющим входом счетного триггера, четвертый вход - с выходом частотомераи счетным входом счетного триггера,логический блок выполнен в виде схемы 3 ИЛИ и схемы 2 И, входы схемы ЗИЛИявляются входами логического блока,выход соединен с одним из входовсхемы 2 И, другой вход которой соединен с выходом сдвига сдвигающего регистра и прямым выходом счетного триггера, выход схемы 2 И соединен с входом исполнительного элемента.