Устройство для формирования серии импульсов

(19) 8 И 4 НОЗ ИЯМ ПИСАНИЕ ИЗОБРЕТЕНИ ДЕТ ТВ К АВТОРСКОМ ство ССС 64, 1985 ИИРОВАНИЯ ыть использ управляющихх. Цель изоности задания ьсов в се ГОСУДАРСТВЕННЫЙ КОМИПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ ФОРСЕРИИ ИМПУЛЬСОВ(57) Изобретение можетвано в синхронизаторах,и вычислительных систембретения - повышение товременного положения им рии и расширение функциональных воз можностей, которая достигается за счет введения блока 5 элементов сов падений и получения на выходе блока сравнения кодов серий импульсов, си хроннзированных с импульсами на вых де опорного генератора 6, В блоке 2 памяти кодов задержек хранятся коды которые определяют временное положе ние серий импульсов и номера канало на выходе которых пройдут эти серн Устройство также содержит блок 1 уп равления, счетчик 4, шину 7 запуска выходную шину 8, 3 ил.Изобретение относится к импульснойтехнике, предназначено для управленияимпульсным ускорителем, лазерными системами, генераторами импульсов произвольной формы и может быть использованов синхронизаторах, управляющих и вычислительных системах,Цель изобретения - повышение точности задания временного положенияимпульсов в серии и расширение функциональных возможностей.На фиг. 1 представлена функциональная схема устройства для формированиясерии импульсов; на фиг, 2 - функциональная схема блока управления; нафиг, 3 - функциональная схема блокасравнения кодов,Устройство содержит (фиг. 1) блок1 управления, блок 2 памяти кодов задержек, блок 3 сравнения кодов, счетчик 4 импульсов, блок 5 элементовсовпадения, опорный генератор 6, шину 7 запуска, выходную шину 8,Выход опорного генератора 6 соединен с входами синхронизации блоков 1и 3. Информационные выходы блока 1соединены с первой группой входов блока 3. Адресные выходы блока 1 соединены с первой группой адресных входовблока 2, вторая группа входов которого соединена с выходами счетчика 4.Счетный вход последнего соединен спервым выходом блока 3. Выход переполнения блока 1 соединен с входом ус-тановки блока , второй выход которого соединен, с первь входом блока 5.Вторая группа входов последнего соединена с первой группой выходов бло-,ка 2, вторая группа выходов которого 40соединена с второй группой входов блока 3. Шина 7 запуска соединена с входами установки блока 1 и счетчика 4,Выходы блока 5 являются выходной ши-,ной 8 устройства.45Блок 1 управления (фиг, 2) содержит счетчик 9 адреса, оперативное запоминающее устройство (ОЗУ) 10, триг"гер 11, счетчик 12, анализатор 13переполнений. Выходы разрядов счетчика 9 соединены с адресными входамиОЗУ 10 и являются адресными выходамиблока 1, Выход переполнения счетчика9 соединен с входом установки триггера 11, входом предустановки анализатора 13 переполнения и является выхо- .дом переполнения блока 1Информационные входы ОЗУ О соединены с выходами разрядов счетчика 12, выход переполнения которого соединен с информационным входом анализатора 13 переполнения, Выход последнего соединен со счетным входом счетчика 12, вход установки которого соединен с прямым выходом триггера 11. Выходы ОЗУ 10 соединены с информационными входами счетчика 12 и являются информационными выходами блока 1. Входы синхронизации счетчиков 9 и 12, анализатора 13 переполнения и вход разрешения записи ОЗУ 10 объединены и являются входом синхронизации блока 1, Вход установки счетчика 9 и вход предустановки триггера 11 объединены и являются входом установки блока 1.Блок 3 сравнения кодов (фиг. 3) содержит элемент 14 сравнения, триггеры 15 - 17, элемент И 18. Выход элемента 14 сравнения соединен с информационным входом триггера 15, прямой выход которого соединен с входом установки этого триггера и информационньм входом триггера 16. Прямой выход последнего соединен с информационным входом триггера 17, прямой выход которого соединен с первым входом элемента И 18. Выход последнепо является вторым выходом блока 3. Инверсный выход триггера 16 является первым выходом блока 3. Вход предустановки триггера 15 соединен с входами синхронизации триггеров 16 и 17 и является входом установки блока 3. Вход синхронизации триггера 15 соединен с входом установки триггера 16 и вторым входом элемента И 18 и является входом синхронизации блока 3. Первые и вторые входы элемента 14 сравнения являются первыми и вторыми входами блока 3.Устройство работает следующим образом.На информационных выходах блока 1 появляются поочередно параллельные группы разрядов, характеризующих последовательные состояния блока 1.Группы разрядов сопровождаются их номерами на адресных выходах. Сигнал на выходе переполнения адресов (номе" ров) параллельных групп разрядов блока 1 определяет момент появления младшей группы разрядов на информационных выходах блока 1 и устанавливает в начальное состояние блок 3, который обеспечивает сравнение первой и второй групп кодов наего входаМ, т,е. параллельно-последовательного кода15258текущего времени (первая группа) ипараллельно-последовательного кодазадержки выдачи импульсов (втораягруппа) с точностью до периода импульсов на входе переполнения,5Равенство этих кодов вызывает появление на выходе Р блока 3 импульса,изменяющего состояние счетчика 4 иобеспечивающего выбор следующей группы адресов блока 2 и следующего кодазадержки на первой группе выходов блока 2. Равенство кодов также вызываетв следующем периоде импульсов на выходе переполнения блока 1 наличие серии импульсов с периодом опорной частоты на выходе Р блока 3 в течение всего периода импульсов на выходе переполнения блока 1. На второй группе выходов блока 2 формируются коды, оп О ределяющие временное положение импульсов в соответствующих каналах и разрешающие выдачу в заданное время импульса из серии с выхода Р блока 3 на выходную шину 8. Момент начала отсчета задержек устанавливается подачей импульса на шину 7 запуска.Таким образом, двоичные позиционные параллельно-последовательные коды с первой группы выходов блока 2 определяют временное положение интервала, длительностью равной циклу перебора адресов на адресном выходе блока 1, в котором временное положение импульсов, выдаваемых на выходную шину 8, определяется последовательными кодами на второй группе выходов блока 2, Сиена логических уровней на этих выходах происходит с дискретностью, равной периоду опорной частоты, что обеспечивает разрешающую способность при выдаче серии импульсов, также равную периоду опорной частоты.Блок 1 управления (фиг, 2) работает следующим образом.При приходе на шину 7 запуска импульса сброса устанавливается в 0"счетчик 9 адреса, устанавливается в "1" триггер 11, который удерживает в нулевом состоянии счетчик 12Поступление импульсов с опорного генератора 6 вызывает изменение состояний счетчика 9 адреса и последовательное заполнение ОЗУ 10 нулевыми кодами по всем адресам путем переписи их из заторможенного в нулевом состоянии счетчика 12По окончании перебора всех адресов счетчик 9 адреса формирует импульс переполнения, котрый сбрасы 73 6вает триггер 11, тем самым освобождаясчетчик 12 для получения воэможностиизменения его состояния по счетномувходу и по входу записи кода из ОЗУ10. Импульс переполнения также взводит анализатор 13 переполнения.Следующий за импульсом переполнения импульс с выхода опорного генератора 6 из-за наличия на выходе переполнения счетчика 12 уровня "О" сбрасывает анализатор 13 переполненияфронтом импульса, с выхода которогосчетчик 12 переводится в " 1", Код"1" иэ счетчика 12 переписывается поадресу "0" в ОЗУ 10. Задним фронтом импульса с выхода опорного генератора6 счетчик 9 адреса переходит к следующему адресу - " 1", Поступление последующих импульсов с выхода опорного генератора 6 вызывает последовательный перебор адресов (на адресныхвыходах) параллельных групп кода, формирующихся на информационных выходах.Таким образом, в первом (после импульса сброса) цикле пересчета счетчика 9 адреса будет выдан параллельно-последовательный код О, во втором - код 1. Код выдается младшимипараллельными группами разрядоввперед, т.е. для трехразрядных счетчиков 9 и 12 и ОЗУ 10 8 х 3 разрядаво втором цикле будут последовательно выданы адреса 01234567 и группы10000000, Каждый цикл пересчета счетчика 9 адреса взводит анализатор 13переполнения и добавляет "1" в кодпо нулевому адресу, поскольку с приходом импульса синхронизации в счетчик 12 переписывается из ОЗУ 1 О код,записанный в предыдущем цикле, Придостижении кода Все 1, переписанного из .ОЗУ 10 в счетчик 12, анализатор13 переполнения с приходом импульсасинхронизации выдает на счетный входсчетчика 12 импульс, но не сбрасывается из-за наличия на выходе переполнения счетчика 12 уровня "1". Таким образом, осуществляется перенос " 1" вследующую группу при переполнениипредыдущей.Блок 3 сравнения кодов (фиг. 3) работает следующим образом,Приход импульса на вход СЫ взводиттриггер 15, который сбрасывается импульсом с входа синхронизации при неравенстве любой пары кодов на входахблока 3. Если все группы обоих кодовпопарно равны, то к моменту приходаВаказ 7241/53 Тираж 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, 1-35, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 следующего импульса на вход СБ блока 3 триггер 15 остается в состоянии "1", импульс на входе СЫ переписывает состояние "1" в триггер 16 и задним5 фронтом обеспечивает подтверждение начального взвода триггера 15 н перепись состояния "1" в триггер 17, который находится в этом состоянии не менее цикла пересчеТа счетчика 9 адреса (фиг. 2), тем самым обеспечивая формирование на выходе элемента И 18 пачки строб-импульсов. Устройство для формирования серии импульсов, содержащее опорный генератор, выход которого соединен с входа.ми синхронизации блока управления и блока сравнения кодов, первые входы которого соединены с информационными выходами блока управления, адресные выходы которого соединены с первойгруппой адресных входов блока памятикодов задержек, первая группа выходовкоторого соединена со вторыми входами блока сравнения кодов, счетчикимпульсов, отличающеесятем, что, с целью повышения точностизадания временного положения импульсов в серии и расширения функциональных воэможностей, в него введен блокэлементов совпадения, причем выход переполнейия блока управления соединенс входом установки блока сравнениякодов, первый выход которого соединен со счетным входом счетчика импульсов, выходы которого соединены с вто- .рой группой адресных входов блокапамяти кодов задержек, вторая группавыходов которого соединена с первымивхсдами блока элементов совпадения,второй вход которого соединен с вторым выходом блока сравнения кодов,