Устройство фазирования

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 19) (1) 2 51) 4 1 03 1. 7/ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ 2 6(088.8) М 3967279, кл. 341 -К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ФАЗИРОВАНИЯ (57) Изобретение относится к области радиотехники и может быть использовано для построения фазоуправляемых комплексов, генерирующих радиосигналы в широком диапазоне частот. Цель изобретения - повышение точности. В устройство для достижения цели введены тракт 3 преобразования частоты,дополнительный тракт 4 преобразования частоты, синтезатор 5 частот, регистр 9 памяти, вычитатель 1 О и дешифратор 11. В устройстве работа на фиксированной промежуточной частоте дает возможность не только значительно рас. ширить частотный диапазон по высоким частотам, но и уменьшить воздействие нелинейных искажений и помех. Работа всех управляемых источников 1 -1 от одной и той же фиксированной частоты эталонного г-ра значительноуменьшает частотную нестабильность системы, а калибровка в каждом рабочем цикле позволяет исключить влияние нестабильностей трактов. 1 э.п. ф-лы, а 3 ил.ЯИзобретение относится к рддицтехнике, а именно к системам фаэирцвания передающих и антенных устрйств, и может быть испцльзовдно для пцстрения 5 фазоуправляеиьк комплексов, генерирующих радиосигналы в широком диапазоне частот. Цель изобретения - повышение точ 1 О 40 ности.На фиг.1 представлена структурнаяэлектрическая схема устройства фдэирования; на фиг.2 - структурная электрическая схема управляемого источникасигнала; на фиг.3 - структурная электрическая схема одного иэ примероввыполнения фазовращателя управляемогоисточника сигнала,Устройство фазирования содержитуправляемые источники1 сигнала, мультиплексор 2, тракт 3 преобразования частоты, дополнительный тракт4 преобразования частоты, синтезатор5 частот, эталонный генератор 6,фазовый компаратор 7, первый и второй 25регистры 8 и 9 памяти, вычитатель 1 О,дешифратор 11, синхронизатор 12,блок 13 памяти и вычислитель 14 фазовых поправок.Управляемьи источник 1 сигнала 30содержит дополнительный регистр 15памяти, дополнительный дешифратор 16,фазовращатель 17, выходной тракт18 преобразования частот и дополнительный синтезатор 19 частоты.Фаэовращдтель содержит цифровойсинтезатор 20, сумматор 21 кодов,делитель частоты с переменным коэффициентами деления (ДПКД) 22, формирователь 23 строба, коммутатор 24 ифильтр 25.Устройство фаэирования работаетследующим образом,Перед началом работы на вход 13памяти с пульта управления (не показан) подается команда на выбор области памяти, обслуживающей один из поддиапазонов рабочих частот, в которомбудут работать управляемые источники1После пуска пеРвый синхрокодс выхода синхронизатора 12 дешифрирует -ся и записывается в регистр памяти муль -типлексора 2, в результате чего опорныйсигнал с выкодд дополнительного трдкта 4 поступает на дополнительныйвход мультиплексора 2 и с его выходана вход трдктд 3,0 пцрньй сигнал служитбазой, от которой ведутся все отечвты фазы. С ним синфаэен сигнал прцме -жутцчнцй частоты Гпо нд вьходе опорНцго сигнала промежуточной частоты синтезатора 5. Пройдя через тракт 3, цпорный сигнал в виде сигнала промежуточной частоты Гяч поступает на вхд фазового компаратсра 7, На выходе фазового кцмпаратора 7 формируется цифровой код угла сдвига фаэь 4 выходного сигнала тракта 3 относительно опорного, Этот код поступает на входы регистров 8 и 9 памяти, Затеи с выхода синхрцнизатора 12 поступает второй синхрокод, дешифрируемьФ дешифратором 11, по выходному сигналу которого кцд, соответствующий разности фаэ Д о , записывается в первый регистр 8 памяти. Таким образом, производится калибровка сдвига фаз по тракту 3.Третий синкрокод синхронизатора 12 включает его первый канал и одновременно поступает в блок 13 памяти, где осуществляет подачу кода заданной разности фаэ между сигналами первого управляемого источника 1 и опорного сигнала, Аналогично процессу калибровки выходной сигнал первого управляемого источника 1 поступает с выхода мультиплексора 2 на вход тракта 3. С его выхода сигнал промежуточной частоты с перенесенной на него фазой ВЧ-сигнала управляемого источника 1 поступает на вход фазового кцмпаратора 7, на второй вход которого как и при калибровке, подается сигнал той же промежуточной частоты. На выкоде фазового компаратора 7 формирует ся цифрэвой код угла сдвига фаз Ь, между сигналами первого управляемого источника 1 и эталонным, причем в него входит измеренный в ходе калибровки набег фазы. Этот код поступает на входы регистров 8 и 9 памяти.Четвертый синхрокод дешифрируется дешифратцром 11, по выходному сигналу которого код д Ч заносится в второй регистр 9 памяти, после чего на нкцдак вычитателя 10 имеют место коды д У, " Й. Их разность с выходавычитателя 10 определяет сдвиг фаздизм между опорным сигналом и сигналом первого управляемого источника. Код этой разности поступает на один один из входов вычислителя 14 фазовыхпоправок, второй вход которого подключен к выходу блока 13 памяти, Под воздействием ранее введенной в блок13 памяти команды на выбор поддиапа51 ЗЯЯ она рлбочх члсо (с ч т; урлР - ния) и третьс го синхрокпд нд выходе блокд 13 памяти к тому мокспту уже сфорДА миронан код заданной ра. ост Флз ь У5 В вычислителе 14 Фдзовой нправки по заданной и измеренной разностям фаз определнетсн код фдзовой поправки для первого управлнемого источника 1 - а 9 Код фаз овой пгранки с выходаппрвычислителн 14 поддетсн на входы дополнительных регистров 5 пзмяти упрдвляе:ых источников.Пятый синхрокод, поступающий с синхронизатора, дешифрируясь в дополнительном дешифраторе 16 первого управляемого источника 1подает команду на занесение кода фазовой поправки в дополнительный регистр 15 первого управляемого источника 1 . 20 Выходы дополнительного регистра 15 соединены с управляющими входами флзовращателя 17, 1 о своему внутреннему сигналу фазовращатель 17 считывает код поправки с дополнительного 25 регистра 15 и изменнет фазу выходного сигнала первого управляемого источника на величину этой поправки, Установленное таким образом значение фазы сигнала затем сохраняется до 3 О прихода следующей команды на считывание поправки из дополнительного регистра 15, причем следующее считанное значение поправки добавляется (вычитается) к этому сохраненному35 значению фазы. 1. Устройство фазирования, содержащее 11 управляемых источников сигнала, мультиплексор, входы которого подключены к выходам управляемых источников сигналов, первый регистр памяти, фазовый компаратор, выход которого подключен к входу первого регистра памяти, блок памяти, вычислитель фазовых поправок, первый вход которого подключен к выходу блока памяти, выходы - к входам управления управля емых источников сигнала, а также синхронизатор, выход которого подключен к управляющему входу мультиплексора, и зталонньй генератор, о т л ич а ю щ е е с я тем, что, с целью повышения точности, в него введены тракт преобразования частоты, включенный между выходом мультиплексора и одним из входов фазового компаратора, синтезатор частот, вход которого подключен к выходу эталонного генератора, дополнительный тракт преобразования частоты, включенный между выходом опорного сигнала промежуточной частоты синтезатора частоты, который подклчен также к другому входу фазового компаратора, и дополнительным входом мультиплексора, вычитатель, один вход которого подключен к выходу первого регистра памяти, выход - к второму входу вы 40 По шестому синхрокоду, аналогично действию третьего синхрокода, при помощи мультиплексора 2 включается второй канал, и все процессы, указанные после третьего синхрокода, повторяются длн фазирования второго управляемого источника 1 А в той же последовательности, что и первого, 45На выходе блока 13 памяти устанавливается код заданной разности фаз междуопорным сигналом и сигналом управляемого источника сигнала 1; по седьмому и восьмому синхрокодам, аналогич Оно действиям по четвертому и пятомусинхрокоддм, вносится поправка вфазу второго управляемого источникасигнала 1 а и далее все процедурыповторяются последовательно для всехуправляемьх источников. После введенияпоправки в фазу Н-го управляемогоисточника 1 внутри блока синхронизации формируется сигнал "Конец цикз 6.л"и 1 лботд системы повторяется с пенн о синхрокдл,Таким обрлзм работа нд Фиксированнй ромежуточно частоте дает возможность не только значительно расширить частотный диапазон по высокимчастотам, но и уменьшить воздействиенелинейных искажений и помех; работавсех управляемых источников от однойи той же фиксированнй частоты эталонного генератора значительно уменьшает частотную нестабильность системы,д калибровка в каждом рабочем циклепозволяет исключить влияние нестабильностей трактов. Кроме того, обеспечивается настройка за один рабочийцикл, что значительно увеличиваетбыстродействие. При этом реализуетсяпрограммное управление разностью фаз,что создает воэможность гибкого автоматического управления распределениемфаз между управляемыми источникамисигнала. Формула и э обретения1518882 От Фис. 2 Составитель Л,ЗаксТехред Л.Кравчук Редактор И.Касарда Корректор С,Черни Заказ 6610/56 Тираж 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ СССР 113035, Москва, Ж, Раушская наб д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул, Гагарина,101 числителя фазовых поправок, второй регистр памяти, включенный между выходом фазового компаратора и другим входом вычитателя, а также дешифратор, вход которого подключен к выходу синхронизатора, вход которого подключен к выходу эталонного генератора, при этом гетеродинные входы трактов преобразования частоты подключены к О соответствующим дополнительным выходам синтезатора частот, выходы дешифратора подключены к управляющим входам первого и второго регистров памяти соответственно, а адресный вход блока 15 памяти подключен к выходу синхронизатора.2. Устройство по и.1, о т л и ч аю щ е е с я тем, чтб управляемый источник сигнала выполнен в виде выходного тракта преобразования частоты, дополнительного синтезаторачастоты, фазовращателя, включенногомежду выходом сигнала промежуточнойчастоты дополнительного синтезаторачастоты и входом выходного трактапреобразования частоты, а также дополнительного регистра памяти, выходкоторого подключен к управляющемувходу фазовращателя, и дополнительногодешифратора, выход которого подключенк управЛяющему входу дополнительногорегистра памяти, при этом вход дополнительного синтезатора частотыподключен к выходу эталонного генератора, вход дополнительного регистрапамяти является входом управления, авход дополнительного дешифратора,являющийся входом синхронизации управляемого источника сигнала, подключенного к выходу синхронизатора.