Синтезатор частот

Изобретецие относится к радиотехнике и может быть использовано для генерации сетки частот в широкополосных радиопередающих и радиоприемных устройствах и является усовершенствованием изобретения по ант.св. 112 1385293.Цель изобретения - расширение диапазона непрерывной перестройки частоты.На чертеже представлена структурная электрическая схема синтезатора частот.Синтезатор частот содержит опорный генератор 1, делитель 2 частоты с фиксированным коэффициентом деления (ДФКД)в фазовый детектор 3, первый генератор 4 стабильного тока (ГСТ), второй ГСТ 5, фильтр 6 нижних частот, управляемый генератор 7, делитель 8 частоты с переменным коэффициентом деления (ДПКД), преобразователь 9 кода, датчик 10 кода, первый ключ 11, регистр 12 сдвига, второй ключ 13, первый иннертор 14, третий ключ 15, ЕБ в тригг 16, первый элемент И-ИЛИ 17, второй элемент И-ИЛИ 18, элемент 19 задержки, первый элемент ИЛИ 20, второй элемент ИЛИ 21,формирователь 22 импульсов, первый блок 23 запоминания, блок 24 вычисления промежуточного коэффициента деле ния,блок 25 коммутации, второй блок 26 запоминания, четвертый ключ 27, многовходовой элемент И-НЕ 28, счетчик 29 и второй инвертор 30.Синтезатор частот работает следующим образом.В исходном состоянии управляемый генератор 7 вырабатывает сигнал с частотой 1, задаваемый при помощи коэффициента деления М, ДПКД 8 и за счет работы кольца азовой автоподстройки, в состав которого входят также фазовый детектор 3, первый и второй ГСТ 4 и 5, фильтр 6, первый и второй элементы И-ИЛИ 17 и 18, опорный генератор 1 и ДФКД 2. Последовательности импульсов на входах фазового детектора 3 имеют одинаковый период повторения и нулевоц фазовый сдвиг, На первом управляющем нходе преобразователя 9 кода сигнал отсутствует и на кодовые входы ДПКД 8 через преобразователь 9 кода поступает без изменения код частотыс выхода датчика 10 кода. Послеокончания набора нового значения 5 1 О 15 20 25 30 35 40 45 50 55 частоты 1 на установочном выходедатчика 10 кода появляется импульсустановки и на кодовых выходах датчика 10 кода появится информация оновом значении частоты 2. . Импульсустановки поступает на второй упранляющий вход преобразователя 9 кода,который производит обработку кодов.На его первом информационном выходеустанавливается либо уровень "Лог,0",либо уровень "Лог.1" и занисимостиот знака разности частот Г -Г . Навтором информационном выходе преобразователя 9 кода устанавлинаетсякод числа и, равного количеству дополнительных периодов частоты сравнения на входе фазового детектора3, необходимых для непрерывной перестройки в диапазоне частот.На выходе КЯ-триггера 16 устанавливается уровень "Лог. 1", под действием которого на кодовых выходахпреобразователя 9 кода появляетсякод промежуточного коэффициента деления М, пропорциональный разностимежду предшествующим значением частоты Г, и новым значением Г . Импульс установки через элемент 19задержки, задержанный на время формирования кода И я, поступает навход обнуления ДфбД 2, нв вход второ.го элемента ИЛИ 21 и через первыйэлемент ИЛИ 20 на вход обнуленияДПКД 8, Оба делителя частоты обнуляются и по сигналу с выхода формирова.теля 22 происходит установка коэффициента деления ДПКД 8 И до,Начинается промежуточный цикл деления, необходимый для того, чтобыимпульсы с выходов ДФКД 2 и ДПКД 8появились на входах фазового детектора 3 в последовательности и с задержкой, необходимыми для формирования фазоным детектором 3 новогозначения управляющего напряжения,соответствующего установленному значению частоты Й .Последовательность появления импульсов на входах фазового детектора3 и время задержки определяются знаком и величиной расстройки. В зависимости от знака расстройки при помощи второго ключа 13 инвертора 14,первого и второго элементов И-ИЛИ 17и 18 входы фазового детектора 3 подключаются либо к выходу ДПКД 8, либо к выходу ДФКД 2, Подключение входов фазового детектора 3 осуществля1506552 151 1Дс Тмакс амнн ЬС + Дс с 1 - М Ав 1 Т Я, Я Т 1+мин О ется по сигналу "Лог,1" с первого выхода регистра 12 при поступлении импульса установки на вход первого ключа 11, По сигналу "Лог. 0" с выхода второго инвертора 30 счетчик 29 переходит в режим счета с емкостью и. На выходе многовходового элемента И-НЕ 28 в случае и ) 0 устанавливается уровень "Лог.О" и четвертый ключ 27 закрывается.С появлением импульса на выходе ДПКД 8 на втором выходе регистра 12 появляется уровень "Лог.1", который блокирует ДПКД 8. При этом на выходах преобразователя 9 кода появляется код И , соответствующий новому значению частоты Г , При появлении на выходе ДФКД 2 и-го импульса, на выходе многовходового элемента И-НЕ 28 появляется сигнал "Лог1" и четвертый ключ 27 открывается, Следующий импульс с выхода ДФКД 2 поступает в зависимости от знака расстройки либо на первый, либо на второй входы фазового детектора 3 и одновременно на первый вход третьего ключа 15.По его выходному сигналу происходит запись информации о новом значении частоты Г в преобразователе 9 кода. Одновременно с этим снимается блокировка с ДПКД 8, его коэффициент деления устанавливается равным И и начинается новый цикл деления. Блок 25 коммутации служит для подключения к кодовым выходам преобразователя 8 кодов либо кода частоты с выхода датчика кода 10, либо кода промежуточного коэффициента деления с 1 с выхода блока 24 вычисления, который осуществляет Обработку кодов с выхода датчика 10 кода и первого блока 23 запоминания. На первом информационном выходе блока 24 вычисления появляется информация о знаке перестройки. Первый блок 23 запоминания служит дпя записи информации о новом значении частоты Г по сигналу, поступающему на третий управляющий вход преобразователя кода 9, и хранения этой информации для вычисления промежуточного коэффициента деления М р . Второй блок 26 запоминания служитдля записи характеристики управления Ч"(У) управляемого генератора7 и характеристики преобразования ( фазового детектора 3. Алгоритм работы блока 24 вычисления описывается следующим выражением: 5 г -И Н=Г Т (и+1) - вр ф о 8 Ба и.-и,И, (и+14Б,Б,Т,10 где Т - период частоты сравненияона выходе фазового детек тора 3,й,-,--- эквивалентная крутизнауправления управляемым генератором 7.Значения У, и У определяются похранимой во втором блоке 26 запоминания характеристике управленияй-Щ25ссЕ= (П) , Б =- - -- эквивалентная крутизна характеристики преобразования фазового детектора 3.Значения с. и С определяются позаписанной во втором блоке 26 запо минания характеристике преобразования П=(С), и - количество дополнительных периодов Т частоты сравнеония на входе фазового детектора 3, необходимых для непрерывной перестрой.35 ки В диапазоне частот.Максимальная длительность непрерывйой перестройки Думак, при и=О находится из условия М пГ, мнн =11 Г -Г,40Ь С Тмакс 1, Б Я /макс оВ худшем случае Г, = Гмн, где минимальная частота рабочего диапа 5 зона частот Длительность Д г. , дополняющаяДС до периода Т 1Дс ТДомаксмнн и определяется как целая частьвыражения1506552 Знак перестройки определяетсязнаком разности где Емс, - максимальная частотарабочего диапазона частот,Формула изобретенияСинтезатор частот поавт.св. У 1385293, о т л и ч а юСоставитель 10,Ковалев Редактор С.Патрушева Техред М,Коданич Корректор Т,МалецЗаказ 5447/56 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб д, 4/5 Производственно-издательский комбинат "Патент". г.ужгород, ул. Гагарина,10-ГТоВ синтезаторе частот непрерывная перестройка осуществляется во всем рабочем диапазоне частот. Ошибка установки нового значения управляющего напряжения незначительна и отрабатывается цепью фаэовой автопод" стройки частоты. Диапазон непрерывной перестройки частоты равен всему рабочему диапазону частот и расширямакс -Е мниется в ------ 1 - раз,8,8(Т, --- )мин щ и й с я тем, что, с целью расширения диапазона непрерывной переСтройки частоты, введены последовательно соединенные второй инвертор,счетчик и многовходовой элементИ-НЕ, при этом первые входы первогои второго элементов И-ИЛИ, первыйвход третьего ключа подключены к выходу делителя частоты с фиксированным коэффициентом деления черездополнительно введенный четвертыйключ, второй вход которого соединенс выходом многовходового элементаИ-ЙЕ, вход второго инвертора подключен к первому выходу регистра сдвига,счетный и информационный входы счетчика соединены соответственно с выходом делителя частоты с фиксированным коэффициентом деления и с вторыминформационным выходом преобразователя кодов, при этом вторым информационным выходом преобразователя кодов является второй информационныйвыход блока вычисления промежуточного коэффициента деления.