Синтезатор частот

(57) Изотехникешение спсигналаопорный ТЕЗАТОР Чбретение1 ель изоектрально СТО носи етен част тся к радиия - повы дно оты вых тот сод детекто ржи т 2,аиваСинтезат -р 1, фа нижних чнакопи р ч ильтр ый гтот кода,ель ОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР нальныи распределитель 6 сигналов,мультиплексор 7, АП 8, интегрирующее звено 9 и эл-т разряда 1 О. Сигналг-ра 1 поступает на фазовый детектор2 и синхронизирует работу кольцафазовой автоподстройки г-ра 4. Таккак на входы фазового детектора 2 поступают периодические сигналы, то врежиме синхронизма кольца фазовойавтоподстройки на его выходе формируется сигнал, пропорциональный разности фаз сравниваемых сигналов. Далее фильтр 3 осуществляет фильтрациюпомех, равных или кратных частотесравнения. При этом коэффициент ослабления помех не зависит от воздействия таких факторов, как колебаниятемпературы, уход напряжения источников питания, старение эл-тов, 2 ил45 Г = ГР/А=ИГР,где А и Р - целые положительные числа; 6 Г = Г /А - шаг сетки частот, 50 При этом А - величина постоянная при выбранном шаге сетки частот ЬГ, а Р - величина переменная, равная требуемому значению модуля накопителя 5.Выходной сигнал перестраиваемого1 генератора 4 с периодом Т " - (вреГ менная диаграмма а) поступает ца 55 Изобретение относится к радиотехнике и может быть использовано дляполучения сетки стабильных частотв приемопередающей и измерительнойаппаратуре.Целью изобретения является повышение спектральной чистоты выходногосигнала,На Фиг.1 представлена структурная 1 Оэлектрическая схема синтезатора частот; на фиг.2 - временные диаграммыего работы.Синтезатор частот содержит опорный генератор 1, Фазовый детектор 2, 15фильтр 3 нижних частот, перестраиваемый генератор 4, накопитель 5 кода,двухканальный распределитель 6 сигналов, мультиплексор 7, цифроаналоговый преобразователь (ЦАП) 8, интегрирующее звено 9, элемент разряда 10. На фиг.2 изображено: импульсыс выхода перестраиваемого генератора(Фиг.2 а), выходной сигнал накопителя кода (Фиг.2 б), сигнал с выхода25переполнения накопителя кода (Фиг.2 в),сигнал с первого выхода двухканального распределителя импульсов(Фиг.2 г), сигнал с второго выходадвухканального распределителя сигналов(Фиг.2 д), сигнал с выхода мультиплексора (Фиг,2 е), сигнал на выходе интегрирующего звена (Фиг.2 ж), импульсыопорного генератора (фиг.2 з).Синтезатор частот работает следующим образом,Выходной сигнал опорного генератора 1 с частотой Г поступает напервый вход фазового детектора 2 исинхронизирует работу кольца фазовой40автоподстройки. В режиме синхроциэмачастота Г перестраиваемого генератора 4 определяется выражением тактовый вход накопителя 5 и обеспечивает сццхроциэаццю работы накопителя 5. В пределах емкости (модуля) Р цакоцителя 5 изменение информации а КТ ца его выходе происходит с постоянным приращением А (временная диаграмма б), при этом на выходе переполнения накопителя 5 присутствует уровень "0" (времецная диаграмма в). При значениях текущей информации а ЕТ, превышающих величину Р, на выходе переноса накопителя 5 формируется уровень ц 1 , а значение остатка К(КТ) передается на второй кодовый вход мультиплексора 7, Сигнал переполнения с выхода накопителя 5 поступает ца вход однократного запуска двухканального распределителя 6, синхронизация работы которого также осуществляется выходным сигналом перестраиваемого генератора 4. В обоих каналах двухканального распределителя 6 Формирование передних фронтов выходных сигналов синхронно и определяется моментом прихода уровняДлительность выходных сигналов двухканального распределителя 6 отличается на один период Т (временные диаграммы г и д), причем длительность сигнала на выходе первого канала равна , = 1 Т, на выходе второго канала с = (1 + 1)Т, где 1 - целое число в пределах 1 с 1 ф/ф Выходной сигнал второго канала двухканального распределителя 6 поступает ца управляющий вход мультиплексора 7 и осуществляет его коммутацию. При этом в течение времени Т мультиплексор пропускает ца выход информацию ККТ со второго кодового входа, а при отсутствии импульса на выход поступает значение числа А с первого кодового входа мультиплексора 7 (времецная диаграмма е). ЦАП 8 преобразует выходной переменный код мультиплексора 7 в последовательность ступенчатого напряжения,Интегрирование ступенчатого напряжения интегрирующим звеном 9 вызывает линейное нарастание сигнала на его выходе, причем крутизна этого процесса пропорциональна текущему значению кода на выходе мультиплексора 7. Выход интегрирующего звена 9 подключен к элементу разряда 10,1501265 10 11 с 11 Б -Г 11 мин - моКС к 55 который н течение длительности импульса, поступающего нл его управляющий вход, обеспечивает разряд интегрирующего звена 9 и его установ 5 ку в исходное состояние. В результате сигнал на выходе интегрирующего звена 9 имеет вид, изображенный на временной диаграмме 17. При этом на перном временном интервале Оссст, происходит полный разряд интегрирующего звена 9, на втором временном интервале , .С и течение одного периода Т напряжение на выходе интегрирующего звена 9 нозрас тает пропорциоцлльно текущему значению остатка К 1 КТ накопителя 5. На третьем временном интервале 1ТсТ К напряжение нарастает пропорционально постоянному значению кода А (здесь 20 К= целой части отношения / Г/Р, ).Изменение информации на выходе накопителя 5 происходит в дискретные моменты времени КТ, период последовательности импульсов на выходе ,переполнения накопителя 5 изменяется дискретно и не равен периоду Т, частоты опорного генератора (временная диаграмма з). Однако средний период последовательности (в приведен ном примере эа десять циклов счета)точно соответствует периоду Т .На втором временном интервале линейный заряд интегрирующего звена 9 происходит со скоростью, пропорциональной текущему значению кода остатка К Е, где Е - коэффициент передачи ЦАП 8 и интегрирующего звена 9. На третьем временном интервале между точками 2 - О временной 40 диаграммы ж заряд происходит с постоянной скоростью, пропорциональнойкоду аргумента, т.е. А 1 и этот сигнал имеет ясно выраженный периодический характер, причем период фор мируемого сигнала точно равен периоду Т выходного сигналя опорного генератора 1, в области выходных напряжений, ограниченной пунктирными линиями 50 МИН ( )макс= к Р/А - (1 + 1)11 оскольку на входи фазового детектора 2 поступают периодические сигналы, то н режиме сицхроцизма кольца фазовой лвтоподстройки на его выходе формируется выходной сигцал, пропорциональный разности Лаз сравниваемых сигналов. Фильтр 3 осущестнляет фильтрацию помех, равных пли кратных частоте сравнения Р, .В качестве фазонс го детектора могут быть использованы различные типы фазовых детекторов, клк типа выборка- запоминание, так и триггерные фазовые детекторы. В последнем случае в состан фазового детектора 2 должен входить пороговый элемент, обеспечивающий формирование импульсов, необходимых для работы триггера (нл фиг,1 не показано). Напряжение порога срабатывания должно удовлетворять приведенному ограничению Таким образом, весь процесс компенсации дискретных фазовых колебаний сигнала накопителя 5 осуществляется цифровыми методами с последующим преобразованием н аналоговый сигнал, При этом уходы параметров ЦАП 8 или интегрирующего звена 9 не отражаются ца ухудшении эффекта компецсации, поскольку их весовые соотношения на втором и третьем временных интервалах остаются постоянными А/К(КТ) и не зависят от коэффициентаСледовательно, коэффициент ослабления помех синтезатора частот не зависит от воздействия таких факторов как колебания температуры, уход напряжения источник и питания, ста - рение элементовДополнительно н синтезаторе может быть достигнуто упрощение, поскольку для формирования сетки частот необязательно применение делителей, суммлторон напряжений и делителя частоты с переменным коэффициентом деления.Формула изобретения Синтезатор частот, содержащий последовательно соединенные опорный генератор, фазовый детектор, фильтр нижних частот и перестраинаемый генератор, а также накопитель кода ицифроаналоговый преобразователь,вход аргумента накопителя кода является первым кодовым нходом синтезатора частот, о т л и ч а ю щ и йс я тем, что, с ислам повышения-гт44 т) % Фиг. Я оставитель Ю.Ковалехред .1,Олийнык едактор Н.1 орла ектор Т.Пал 811)/. 5Г: ;цтв. нного113035,За И 1 Тираж 884 комитета цо цзобрМосква, 1-15, Рауш одписно открыти аз П 1при ГКНТ СССР ениям ая цаб д. Ироцзц ац -цзцательский к., инат Патент, г,ужгород,агарина, 10 спектральной ч тоты выходного сигнала, между выходом переполнения накопителя кода и вторым входом фазового детектора включены последова 5 тельно соединенные двухканальный распределитель сигналов и элемент разряда, а также введены мультиплексор и интегрирующее звено, выход и вход которого подключецы соответственно к второму входу фазового детектора и выходу цифроаналогового преобразователя, вход которого соединен с выходом мультиплексора, управляющий вход, первыи кодовый вход и второйкодовый вход которого подкчючены соответственно к второму выходу двухканального распределителя сигцалов,к первому кодовому входу синтезатора частот и к кодовому выходу накопителя кодов, тактовый вход которогообъединен с тактовым входом двухканального распределителя сигналов иподсоединен к выходу перестраиваемого генератора, а вход управления модулем накопителя кода является вторымкодовым входом синтезатора частот.