Селектор импульсных последовательностей

Номер патента: 1499464

Авторы: Лужков, Смирнов, Терентьев

ZIP архив

Текст

3 149946Изобретение относится к радиотехнике и может быть использовано для селекции импульсных последовательностей с периодом следования импульсов, кратным заданной величине.Цель изобретения - обеспечение возможности обнаружения импульсных последовательностей с периодами следования импульсов, кратными заданной величине, при одновременном обеспечении заданной вероятности правильнО- го обнаружения,На чертеже показана структурная электрическая схема селектора.Селектор импульСных последователь" костей содержит информационную шину 1, тактовую шину 2, выходную шину 3. 2 О Нина 1 соединена с входом сброса первого счетчика 4 импульсов, выходыкоторого поразрядно соединены с йнФормационными входами дешифратора 5, а счетный вход - с выходом элемента25 И 6, первый вход которого соединен с выходом первого элемента НЕ 7, а второй вход - с тактовой шиной 2. Нина 1 соединена с входом сброса второго счетчика 8 импульсов, Выход де-.30 шифратора 5 соединен с входом элемента НЕ 7 и входами управления коммутатора 9 и блока 10 памяти. Нина 2 соединена со счетным входом третьего счетчика 11 импульсовУстройство также содержит блок 12 вычитания,35 второй дешифратор 13, первый регистр 14, вход записи которого соединен с выходом второго элемента НЕ 15, а выходы - поразрядно с информационны 40 ми входами второго регистра 16. Входы группы входов вычитаемого блока 12 образуют шину 17 установки кода. Нина 1 соединена с информационным входом блока 10, адресные входы которого соединены поразрядно с выходами коммутатора 9, а также поразрядно с информационными входами регистра 14. Входы первой группы входов коммутатора 9 поразрядно соединены с выходами блока 12, а входы второй группы вхо дов - с выходами счетчика 11 импульсов. Входы группы входов уменьшаемого блока 12 соединены поразрядно с выходами регистра 16, вход записи которо" го соединен с входом элемента НЕ 15 55 и шиной 2. Выход блока 10 соединен со счетным входом счетчика 8, выходы которого поразрядно соединены с информационными входами дешифратора 13,выход которого соединен с выходнойшиной 3.Селектор работает следующим образом.В исходном состоянии при включениипитания на выходе блока 5 формируетсяуровень логического нуля, так как содержимое счетчика 4 не соответствуеткодовой комбинации дешифратора 5.Элемент И б открыт по одному из вхо"дов сигналом уровня логической "1"с выхода элемента НЕ 7,Тактовые импульсы с шины 2 поступают на счетный вход счетчика 11 ичерез элемент И 6 на счетный входсчетчика 4. Заполнение счетчика 4осуществляется до совпадения с кодомчисла К, определяемьп дешифратором 5.В результате этого на выходе дешифратора 5 Формируется сигнал логическойединицы, который через элемент НЕ 7закрывает элемент И б для прохождения тактовых импульсов, разрешаетпрохождение через коммутатор 9 кодовой комбинации с выхода счетчика 11на адресный вход блока 10 памяти иодновременно переводит его по входууправления в режим записи,Кроме того, содержимое счетчика 11поступает на информационные входырегистра 14,При отсутствии тактового импульсана шине 2,устройства на выходе эле-.мента НЕ 15 Формируется сигнал суровнем логической единицы, разрещающий запись в регистр 14 содержимогосчетчика 11,При прохождении очередного тактового импульса содержимое регистра 14переписывается в регистр 16, Измене-ния содержимого регистра 14 при этомне происходит, так как на его управ"ляющем входеотсутствует сигналразрешения записи, чем исключаетсясбойная ситуация при выпОлнении опе"рации перезаписи.Код числа 1 с выхода регистра 16поступает на вход уменьшаемого блока12, на вход вычитаемого которого поступает код числа и с шины 17. Значе"ние п определяется иэ априорно известной кратности периодов следованияинформационных импульсов,На выходе блока 12 формируетсякод разности Ь=-и. Пусть в моментвременина информационную шину 1устройства поступает импульс; В результате в ячейку блока 10 памяти,адрес которой определяется содержи99464 5 1 О 15 20 25 ЗО 35 40 50 55 5 14мым счетчика 11 (код числа 1), записывается единица и одновременно повходу сброса обнуляется счетчик 8.Кроме того, входным импульсом обнуляется счетчик 4, в результате чегона выходе дешифратора 5 формируетсясигнал с нулевым уровнем, который переводит блок 10 памяти в режим воспроизведения. Сигналом с выхода дешифратора 5 через элемент НЕ 7 разрешается прохождение на счетный входсчетчика 4 тактовых импульсов. Крометого, сигнал с выхода дешифратора 5осуществляет подключение выхода блока 12 к адресным входам блока 10 памяти, В результате этой операцииопрашивается ячейка памяти блока 10с адресом (х-и). Единица, записаннаяв этой ячейке в момент времени й,считается в счетчик 8. Одновременнов момент времени 1 (на шине 2 уст-ройства отсутствует тактовый импульс)код числа (ь-и) записывается в ре 1 гистр 14.С приходом очередного тактового.импульса в момент временивыполняется операция перезаписи содержимого регистра 14 в регистр 16. В результате на входе уменьшаемого блока12 появляется код числа (-п), а наего выходе - (ьп). Таким образом,в момент времени опрашиваетсяячейка памяти блока 10 с адресом(1.-2 п) .Опрос ячеек памяти блока 10, номера которых кратны п, осуществляетсяс приходом каждого последующего тактового импульса по описанному алгоритму,Устройство работает в режиме опроса до тех пор, пока с момента времени Т не поступит К тактовых импульсов. С появлением на выходе счетчика4 кода числа К дешифратор 5 переведетустройство в режим записи.Значение К выбирается из условияК=.(п). Это обусловлено тем, что Кдолжно быть как можно больше (дляопроса большего числа ячеек памятиблока 10), но меньше и, определяющего кратность периода следования ин"формационных импульсов. Необходимостьвыполнения неравенства КС и связанас реализацией циклического опросаячеек памяти блока 10Ь =1-п, 1=1,2 (п),В режим опроса импульсы записанные в ячейках блока 10, номера которых кратны и, суммируются счетчиком 8. Содержимое счетчика 8 в параллельном коде поступает на вход дешифратора 13, которым задается уровеньпорога обнаружения импульсной последовательности исходя из заданной ве"роятности правильного обнаружения.Емкость счетчиков 8 и 11 выбирается равной числу ячеек памяти блока 10.Если код числа, записанного всчетчике 8, совпадает с кодом, накоторый настроен дешифратор 13, навыходе последнего формируется сигналоб обнаружении импульсной последова"тельности,С приходом очередного импульсана информационную шину 1 устройстваобнуляются счетчики 4 и 8, устройствоначинает функционировать по вышеописанному алгоритму.Таким образом, изобретение обеспечивает обнаружение импульсных последовательностей с периодом следованияимпульсов, кратным заданной величине,при одновременном обеспечении задан"ной вероятности правильного обнаружения..Формула изобретения Селектор импульсных последовательностей, содержащий первый счетчик импульсов, счетный вход которого сое" динен с выходом элемента И, первый вход которого соединен с выходом пер. вого элемента НЕ, а также второй и третий счетчики импульсов, причем счетный вход третьего счетчика импульсов соедииен с тактовой шиной, первый и второй регистры, информационную, тактовую и выходную шины, о т -л и ч а ю щ и й с я тем, что, сцелью обеспечения возможности обнакружения импульсных последовательностей с периодами следования импульсов,кратными заданной величине, при одновременном обеспечении заданной вероятности правильного обнаружения, внего введены шина установки кода,второй элемент НЕ, блок вычитания,коммутатор, блок памяти, первый и второй депппрраторы, причем выходвторого дешифратора соединен с выходной шиной, а информационные входы -поразрядно с выходами второго счетчика импульсов, счетный вход которогосоединен с выходом блока памяти, информационный вход которого соединенс информационной шиной и входамисброса первого и второго счетчиков;Заказ 4705/53 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 импульсов, причем выходы первйго счетчика импульсов поразрядно соединены с информационными входами первого дешифратора выход которого соеди 75 нен с входом первого элемента НЕ входом управления коммутатора и входом управления блока памяти, адресные входы которого поразрядно соединены с выходами коммутатора и также пораэ 0 рядно с информационными входами первого регистра, вход записи которого со" единен с выходом второго элемента НЕ, а выходы - поразрядно с информацись -ными входами второго регистра, входзаписи которого соединен с вторымвходом элемента И, входом второгоэлемента НЕ и тактовой шиной, а выходы - поразрядно с входами группывходов уменьшаемого блока вычитания,входы группы входов вычитаемого которого образуют шину установки кода,а выходы - поразрядно с входами первой группы входов коммутатора, входывторой группы входрв которого пораз,рядно соединены с выходами третьегосчетчика импульсов,

Смотреть

Заявка

4327742, 12.11.1987

ВОЕННАЯ КРАСНОЗНАМЕННАЯ АКАДЕМИЯ СВЯЗИ ИМ. С. М. БУДЕННОГО

ТЕРЕНТЬЕВ АЛЕКСЕЙ ВАСИЛЬЕВИЧ, СМИРНОВ ПАВЕЛ ЛЕОНИДОВИЧ, ЛУЖКОВ БРОНИСЛАВ ОЛЕГОВИЧ

МПК / Метки

МПК: H03K 5/153, H03K 5/26

Метки: импульсных, последовательностей, селектор

Опубликовано: 07.08.1989

Код ссылки

<a href="https://patents.su/4-1499464-selektor-impulsnykh-posledovatelnostejj.html" target="_blank" rel="follow" title="База патентов СССР">Селектор импульсных последовательностей</a>

Похожие патенты