Устройство для приема тональных сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 51)4 Н 04 В 3/ Й,с ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ ИЗОБР А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР ,У 1234980. кл, Н 04 В 3/54, 1985. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ТОНАЛЬНЫХ СИГНАЛОВ(57) Изобретение относится к электросвязи, Цель изобретения - повышение помехозащищенности, быстродейс твия и точности приема. Устройство содержит синхронные детекторы 1, интегрирующие блоки 2, состоящие ЯО,1474858 из интеграторов 3, задающии генератор 4, фазовращатели 5, блок 6 синхронизации, блоки 7 выделения модуля, блок 8 выделения максимальногосигнала, блок 9 декодирования и решающий блок 10, состоящий из порогового блока 11, ключей 12 - 14, блока 15 памяти, делителей 16 и 17 уровня, компараторов 18 и 19, триггера20, блоков 21, 22 и 26 совпадения,М-разрядного распределителя 23 импульсов и элементов ИЛИ 24 и 25. Цельдостигается за счет вьппеуказанноговыполнения решающего блока 10, позволяющего блоку декодирования 9 осуществить оценку длительности каждоговходного импульса и расшифровку всейкодовой комбинации, 1 ил,Вх. синхьВ блоке 6, выполненном на основе 50 кольцевого распределителя, непрерывно формируется К последовательностей импульсов для управления интеграторами 3 интегрирующих блоков 2, Одно именные интеграторы 3 всех интегри рующих блоков 2 работают синхронно.Каждый интегратор 3 работает в режиме запись - считывание - сброс инфор" мации,14748Изобретение относится к электро-, связи и может быть использовано в системах передачй информации по электрическим сетям в тональном диапазоне частот. 5Целью изобретения является повышение помехозащищенности, быстродействия и точности приема.На чертеже представлена структурная электрическая схема устройства 10 для приема тональных сигналов.Устройство содержит М синхронных Детекторов 1, Минтегрирующих блоков 2, каждый из которых состоит из .К интеграторов 3, задающий генератор 4, 15 11 - 1 Фазовращателей 5, блок 6 синхронизации; М блоков 7 выделения модуля, блок 8 выделения максимального сигнала, блок 9 декодирования и решающий блок 10, содержащий пороговый 20 блок 11, первый 12, второй 13 и третий 14 ключи, блок 15 памяти, первый 16 и второй,; 17 делители уровня, первый 18 и второй 19 компараторы, триггер 20, первый 21 и второй 22 блоки совпадения, М-разрядный распределитель 23 импульсов, первый 24 и вто рой 25 элементы ИЛИ и (М) дополнительных блоков совпадения.Устройство для приема тональных 30 сигналов работает следующим образом..Задающий генератор 4 непрерывно формирует последовательность импуль сов с частотой, равной частоте сигнала для управления синхронными 35 детекторами 1. Равенство частот обеспечивается синхронизацией, например, частотой сети, общей для передающего и приемного устройств. Фазовращатели 5 обеспечивают сдвиг управляющих 40 сигналов соседних синхронных детекто" ров 1. Наличие М синхронных детекторов 1, работающих с равномерным фазовым сдвигом относительно соседних, позволяет выделять частоту сигнала 45 при произвольной ее Фазе относительно последователвности импульсов задающего генератора 4. 58 2В блоке интегрирования 2 в течение каждого интервала один из К интеграторов работает. в режиме считывания и сброса информации, остальные(К-, 1) интеграторов - в режиме записи информации, причем для каждогоих этих интеграторов режим записиначинается со сдвигом на такт относительно соседних, Информация на выходе интегрирующего блока обновляется с дискретностью Т,/(К) - период интегрирования, выбираемый поусловию отстройки от помех.Каждый импульс кодовой комбинации, заполненный частотой сигнала ипоявившийся на входе устройства,преобразуется в группу импульсов навыходе интегрирующего блока 2. Число импульсов в группе зависит отдлительности входного импульса и степени ее дискретизации, т. е. дли"тельности такта. По условиям выделения полной амплитуды и отстройки отпомех длительность входного импульса должна быть больше периода интегрирования Тнт, равенство допустимолишь в случае наличия синхронизацииначала импульса с началом такта,В общем случае, при отсутствиисинхронизации начала импульса с тактом работы интеграторов 3, длительность интервала нарастания амплитудимпульсов на выходе интегрирующегоблока 2 превышает длительностьТ,п на один такт,и равна К тактам.Длительность интервала спада амплитуд остается равной Т или (К)тактам.В одном из И каналов устройства,для которого фазовый сдвиг междучастотой сигнала и управляющими импульсами синхронного детектора 1 минимальный, амплитуды импульсов на выходе интегрирующего блока 2 по абсолютной величине больше соседних.Именно с этого канала через блоки 7и 8 импульсы с выхода интегрирующегоблока 2 попадают на вход решающегоблока 10,В решающем блоке 10 импульсы поступают на вход порогового блока 11,при срабатывании которого триггер 20переходит в состояние "1" и черезвторой блок 22 разрешает прохождениетактовых импульсов на второй входМ-разрядного распределителя 23. Тактовые импульсы следуют с периодомТцт l(К), и с приходом каждогоимпульса М-разрядный распределитель1474858 10 5 20 25 30 35 50 55 23 переходит в следующее положение. Тактовые импульсы формируются в блоке 6 и с третьего дополнительного его выхода поступают на второй вход второго блока 22.В начале каждого такта в первом 18 и втором 19 компараторах происхо,дит сравнение амплитуды импульса на входе решающего блока 10 в текущий такт с уровнем в предшествующий такт, Предшествующее значение амплитуды входного импульса запоминается и хранится в блоке 15. На выходе первого компаратора 18 единичный сигнал появляется в том случае, когда амплитуда импульса в текущий такт не меньше чем в И раз превышает предшествующее значение. Это происходит на нарастающем фронте импульсов на входе решающего блока 10, соответствующем переднему фронту входного импульса. На выходе второго компаратора 19 единичный сигнал появляется в том случае, когда текущее значение импульса не менее чем в р раз меньше предшествующего. Это происходит на падающем фронте импульсов на входе решающего блока 10, соответствую-, щем заднему фронту входного импульса. Коэффициенты Ы и р обеспечивают, - ся первым 16 и вторым 17 делителями.Сравниваемые сигналы поступают на входы первого 18 и второго 19 ком.параторов через первый 12 и третий 14 ключи, которые работают синхронно и открываются импульсом управления с первого дополнительного выхода блока 6. После окончания сравнения в каждый такт открывается ключ 13 импульсом с второго дополнительного выхода блока 6 и происходит запись текущего значения амплитуды импульса в блок 15 для сравнения ее со значением. в следующий такт.М-разрядный распределитель 23 предназначен для определения длительности входного импульса, которая однозначно характеризуется числом информативных импульсов на входерешающего блока 10. Первым тактовым импульсом с выхода второго блока 22 М-разрядный распределитель 23 переводится из нулевого в первое положение, следующим импульсом - во второе. Но если на выходе первого компаратора 18 в момент перехода распределителя во второе положение ,присутствует единичный сигнал, соответствующий существенному изменениюамплитуд импульсов от такта к такту,М-разрядный распределитель 23 возвра-щается в первое положение импульсомс выхода первого блока 21. Когдаизменение амплитуд импульсов станетнезначительным и амплитуды близки кмаксимальному значению, напряжениена выходе первого компаратора 18отсутствует, возврат М-разрядногораспределителя 23 в первое положениепрекращается, и с приходом каждоготактового импульса последний переходит в следующее положение. При существенном уменьшении амплитуд импульсов на входе решающего блока 1 Она выходе второго компаратора 19появляется единичный сигнал, который через второй элемент ИЛИ 25возвращает триггер 20 и М-разрядныйраспределитель 23 в исходное нулевое положение. Таким образом, числоположений, которые успел пройти М-разрядный распределитель 23 за время действия одного импульса кодовойкомбинации, равно числу наиболееинформативных импульсов на входе решающего блока 10, когда отброшеныначальный и конечные импульсы с малым относительным уровнем. Однако длительность нахождения М-разрядного распределителя 23 впервом положении может быть различной в зависимости от различного числа его возвратов в первое положение.Поэтому только импульсы с выходовразрядов М-разрядного распределите,ля 23 с второго по М-й через дополнительные блоки 26 и первый элемент ИЛИ 24 поступают на вход блока 9, в котором осуществляется оценка длительности каждого входного импульса и расшифровка всей кодовой комбина 45 формула изобретенияУстройство для приема тональных сигналов, содержащее И цепей, каждая из которых состоит из последовательно соединенных синхронного детектора, интегрирующего блока и блока выделения модуля, задающий генератор, выход которого подключен к управляющему входу синхронного детектора первой цепи непосредственно и к управляющим входам синхронных детекторов с второй по Н-й цепой через соответствующий с первого по (И)-й5 1474фазовращатель, блок синхронизации,К выходов которого подключены к Ксинхронизирующим.входам интегрирующих блоков всех И цепей, блок выделения максимального сигнала, Б вхо 5дов которого подключены к выходамблоков выделения модулч соответствующих И цепей, решающий блок, включенный между выходом блока выделениямаксимального сигнала и входомблока декодирования, причем синхровизирующий вход задающего генератора объединен с входом блока синхронизации, а входы синхронных детекторов всех И цепей объединены, приэтом каждый интегрирующий блок содержит К интеграторов, входы которыхобъединены и являются входом интегрирующего блока, выходом которогоявляется выход первого интегратора,а управляющие входы К интеграторовявляются соответствующими синхронизирующими входами интегрирующегоблока, решающий блок содержит блок 25памяти, последовательно соединенныепороговый блок и триггер, последовательно соединенные компаратор,первый блок совпадения и М-разрядный распределитель импульсов, выходвторого разряда которого подключенк второму входу первого блока совпадения, о т л и ч а ю щ е е с ятем, что, с целью повышения помехозащищенности, быстродействия и точности приема сигналов, в решающий35блок введены второй блок совпадения,первый и второй ключи, первый делитель уровня, М, дополнительныхблоков совпадения, первый элементИЛИ и послеДовательно соединенныетретий ключ, второй делитель уровня,второй компаратор и второй элементИЛИ, выход, которого соединен с вто-,рым входом триггера, первый вход45 858 6которого объединен с первыми входами всех (М) дополнительных бЛоковсовпадения, вторые входы которыхподключены к соответствующим с второго по М-й выходам М-разрядного распределителя импульсов, второй входкоторого подключен к выходу второгоблока совпадения, первый вход которого подключен к выходу триггера,второй вход которого объединен стретьим входом М- разрядного распределителя импульсов, выход М-го разряда которого подключен к второмувходу второго элемента ИЛИ, вход порогового блока, являющийся входомрешающего блока, объединен с входамипервого и второго ключей, выход второго из которых через блок памятиподключен к входу третьего ключа,выход которого соединен с вторымвходом первого компаратора, первыйвход которого подключен к выходупервого делителя уровня, вход которого объединен с вторым входом второгокомпаратора и подключен к выходупервого ключа, управляющий вход которого объединен с управляющим входомтретьего ключа и является первымуправляющим входом решающего блока,вторым управляющим входом которогоявляется управляющий вход второгоключа, второй вход второго блокасоВпадения является третьим управляющим входом решающего блока, выходомкоторого является выход первого элемента ИЛИ, Мвходов которого соединены с выходами сответствующих М дополнительных блоков совпадения,причем три управляющих входа решающего блока подключены к соответствующим трем дополнительным выходам блока синхронизации, а выходы всех Кинтеграторов в каждом из Ю интегри,рующих блоков объединены,40 Составитель В.Шевцук Техред Л.Олийнык Корректор М.Пожо Редактор И.Шмакова Заказ 1912/57 Тираж б 27 ПодписноеВНИБПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101